描述
DM816x DaVinci™ 視頻處理器是高度集成的、可編程平臺，它利用 TI 的DaVinci™技術(shù)來滿足下列應(yīng)用的處理需求： 視頻編碼、解碼、轉(zhuǎn)碼和速率轉(zhuǎn)換、視頻安全、視頻會議、視頻基礎(chǔ)設(shè)施、媒體服務(wù)器、和數(shù)字標(biāo)牌。
憑借全集成化混合處理器解決方案所具有的極大靈活性，該器件使得 OEM 和 ODM 制造商能夠?qū)碛蟹�(wěn)健的操作系統(tǒng)支持、豐富的用戶界面以及高處理性能的設(shè)備迅速投放市場。 此器件將可編程視頻及音頻處理與1 個(gè)高度集成的外設(shè)集組合在一起。
該器件的關(guān)鍵之處在于多達(dá) 3 個(gè)高分辨率視頻和成像協(xié)處理器 (HDVICP2)。 每個(gè)協(xié)處理器能夠執(zhí)行一個(gè)單個(gè) 1080p60 H.264 編碼或解碼、或者多個(gè)較低分辨率或幀速率的編碼和解碼。 另外，也可完成多通道 HD 至 HD 或 HD 至 SD 代碼轉(zhuǎn)換以及多重編碼。 憑借可同時(shí)處理 1080p60 數(shù)據(jù)流的能力，TMS320DM816x 器件成為了一款適合當(dāng)今苛刻的 HD 視頻應(yīng)用要求的強(qiáng)大解決方案。
可編程性由一個(gè)具有 NEON™ 擴(kuò)展的 ARM® Cortex™ -A8 RISC CPU，TI C674x VLIW 浮點(diǎn) DSP 內(nèi)核，以及高分辨率視頻和成像協(xié)處理器提供。 ARM®使得開發(fā)人員能夠?qū)⒖刂乒δ芘c在 DSP 和協(xié)處理器上進(jìn)行編程的音頻和視頻算法分離開來，從而降低了系統(tǒng)軟件的復(fù)雜程度。 支持 NEON™ 浮點(diǎn)擴(kuò)展的 ARM®Cortex™-A8 32 位 RISC 處理器包括：32K 字節(jié) (KB) 指令高速緩存；32KB 數(shù)據(jù)高速緩存；256KB L2 高速緩存； 48KB 公共 ROM和 64KB RAM。
豐富的外設(shè)集提供了控制外圍設(shè)備以及與外部處理器進(jìn)行通信的功能。 如需了解每個(gè)外設(shè)的詳細(xì)信息，請參見本文件中的有關(guān)章節(jié)以及相關(guān)聯(lián)的外設(shè)參考指南。 此外設(shè)集包括：HD 視頻處理子系統(tǒng) (HDVPSS)，此子系統(tǒng)提供同步 HD 和 SD 模擬視頻的輸出和雙 HD 視頻輸入；多達(dá) 2 個(gè)具有 GMII 和 MDIO 接口的千兆位以太網(wǎng) MAC (10Mbps，100Mbps，1000 Mbps)；2 個(gè)具有集成 2.0 PHY 的 USB 端口； PCIe 端口 x2 線道 GEN2 兼容型接口，它使得器件能夠充當(dāng)一個(gè) PCIe®根聯(lián)合體(root complex) 或設(shè)備端點(diǎn)；一個(gè) 6 通道 McASP 音頻串行端口（具有DIT 模式）；兩個(gè)雙通道 McASP 音頻串行端口（具有DIT 模式）；一個(gè) McBSP 多通道緩沖串行端口；3 個(gè)可支持 IrDA 和 CIR 的 UART；SPI 串行接口；SD 和 SDIO 串行接口；兩個(gè) I2C 主控和受控接口；多達(dá) 64 個(gè)通用 I/O (GPIO)；7 個(gè)32 位定時(shí)器；系統(tǒng)安全裝置定時(shí)器；雙 DDR2 和 DDR3 SDRAM 接口；靈活的 8 位和 16 位異步存儲器接口；以及多達(dá)兩個(gè)用于兩個(gè)（或更多，通過采用一個(gè)端口乘法器來實(shí)現(xiàn)）磁盤驅(qū)動(dòng)器上的外部存儲器的 SATA 接口。
此器件還包括一個(gè) SGX530 3D 圖形引擎（只在 DM8168 和 DM8166 器件上提供）來實(shí)現(xiàn)精細(xì)復(fù)雜的用戶圖形接口 (GUI) 和富有吸引力的用戶接口和交互。 此外，它還有一個(gè)針對 包括 ARM 和 DSP 在內(nèi)的完整開發(fā)工具集，這個(gè)工具集包括 C 語言編譯器、一個(gè)用于簡化程序設(shè)計(jì)和調(diào)度的DSP 匯編優(yōu)化器、 以及旨在將可視性引入源代碼執(zhí)行的 Microsoft WIndows 調(diào)試程序界面。
C674x DSP 內(nèi)核是 TMS320C6000 DSP 平臺上的高性能浮點(diǎn) DSP 系列產(chǎn)品。 C674x 浮點(diǎn) DSP 處理器采用 32KB 的 L1 程序內(nèi)存和 32KB 的 L1 數(shù)據(jù)內(nèi)存。 多達(dá) 32KB 的 L1P 可被配置為程序高速緩存。 剩余的是不可高速緩存的無等待狀態(tài)程序內(nèi)存。 多達(dá) 32KB 的 L1D 可被配置為數(shù)據(jù)高速緩存。 剩余的是不可高速緩存的無等待狀態(tài)數(shù)據(jù)內(nèi)存。 DSP 具有 256KB 的 L2 RAM，它可被規(guī)定為 SRAM、L2 高速緩存或此二者的某種組合。 所有的 C674x L3 及片外存儲器訪問均通過一個(gè)系統(tǒng) MMU 來選定路由。
該器件的封裝采用 Via Channel™ 技術(shù)進(jìn)行了特別設(shè)計(jì)。 此項(xiàng)技術(shù)允許在這種 0.65mm 焊球間距封裝中使用 0.8mm 間距的 PCB 特征尺寸，并大幅度地降低了 PCB 的成本。 由于 Via Channel™ BGA 技術(shù)的分層效率有所提升，因而還允許只在兩個(gè)信號層中進(jìn)行 PCB 布線
特性
高性能 DaVinci™ 視頻處理器
ARM®Cortex-A8 RISC 處理器 高達(dá) 1.35GHz
C674x 超長命令字 (VLIW) 數(shù)字信號處理器 (DSP)高達(dá) 1.125GHz高達(dá) 9000 每秒處理百萬條指令 (MIPS) 和 6750 每秒百萬個(gè)浮點(diǎn)運(yùn)算 (MFLOPS)與 C67x+™ 和 C64x+
ARM Cortex™-A8 內(nèi)核
ARMv7 架構(gòu) 順序、雙發(fā)射、超標(biāo)量體系結(jié)構(gòu)處理器內(nèi)核 NEON 多介質(zhì)架構(gòu)
支持整數(shù)和浮點(diǎn)（符合 VFPv3-IEEE754 標(biāo)準(zhǔn)）Jazelle 運(yùn)行時(shí)間編譯器目標(biāo) (RCT) 執(zhí)行環(huán)境
ARM®Cortex™-A8 存儲器架構(gòu)
32K 字節(jié)指令和數(shù)據(jù)高速緩存
256K 字節(jié) L2 高速緩存
64K 字節(jié) RAM，48K 字節(jié)啟動(dòng) ROM
TMS320C674x 浮點(diǎn) VLIW DSP
64 個(gè)通用寄存器（32 位）
六個(gè) ALU（32 位和 40 位）功能單元 支持 32 位整數(shù)，SP（IEEE 單精度，32位）和 DP（IEEE 雙精度，64位）浮點(diǎn) 每時(shí)鐘周期支持高達(dá) 4個(gè)單精度 (SP) 加法和每 2 個(gè)時(shí)鐘周期支持高達(dá) 4 個(gè)雙精度 (DP) 加法 每周期支持多達(dá) 2 個(gè)浮點(diǎn)（SP 或者 DP）近似倒數(shù)或者平方根運(yùn)算
2 個(gè)乘法功能單元 混合精度 IEEE 浮點(diǎn)乘法支持高達(dá)： 每時(shí)鐘 2 SP x SP → SP 每 2 個(gè)時(shí)鐘 2 SP x SP → DP 每 3 個(gè)時(shí)鐘 2 SP x DP → DP 每 4 個(gè)時(shí)鐘 2 DP x DP → DP 定點(diǎn)乘法支持 2 個(gè) 32 x 32 位乘法，4 個(gè)包括復(fù)數(shù)乘法的 16 x 16 位乘法，或者 8 個(gè) 8 x 8 位乘法
C674x 2 級存儲器架構(gòu)
32K 字節(jié)一級程序 (L1P) 和一級數(shù)據(jù) (L1D) RAM 和高速緩存
256K 字節(jié) L2 統(tǒng)一映射 RAM 和高速緩存
系統(tǒng)內(nèi)存管理單元（系統(tǒng) MMU）
將 C674x DSP 和 EMDA 任務(wù)控制塊 (TCB) 內(nèi)存存取映射到系統(tǒng)地址
512k 字節(jié)片上內(nèi)存控制器 (OCMC) RAM
介質(zhì)控制器
管理 HDVPSS 和 HDVICP2 模塊
多達(dá) 3 個(gè)可編程高清視頻圖像協(xié)處理 (HDVICP2) 引擎
編碼、解碼、轉(zhuǎn)碼操作
H.264，MPEG2，VC1，MPEG4 SP 和 ASP
SGX530 3D 圖形引擎（只在 DM8168 和 DM8166 器件上提供）
每秒提供多達(dá) 30 MTriangle
通用型可擴(kuò)縮渲染引擎
Direct3D 移動(dòng)， OpenGL ES 1.1 和 2.0， OpenVG 1.1, OpenMax API 支持
高級幾何 DMA 驅(qū)動(dòng)型操作
可編程 HQ 圖像抗混疊處理
字節(jié)序
ARM，DSP指令和數(shù)據(jù)–小端序
HD 視頻處理子系統(tǒng) (HDVPSS)
2 個(gè) 165MHz HD 視頻捕捉通道 1 個(gè) 16 位或 24 位和 1 個(gè) 16 位通道 每個(gè)通道可被分成雙 8 位捕捉通道
2 個(gè) 165MHz HD 視頻顯示通道 一個(gè) 16 位，24 位，30 位 通道和一個(gè) 16 位通道
同步安全數(shù)碼卡 (SD) 和 HD 模擬輸出
具有物理層 (PHY)（具有高達(dá) 165MHz 像素時(shí)鐘的 HDCP）的數(shù)字高清數(shù)字多媒體接口 (HDMI) 1.3 發(fā)射器
三個(gè)圖形層
雙 32 位 DDR2 和 DDR3 SDRAM 接口
支持高達(dá) DDR2-800 和 DR3-1600 的內(nèi)存
總共最多 8 個(gè) x8 器件
2GB 總地址空間
動(dòng)態(tài)內(nèi)存管理器 (DMM) 可編程多區(qū)域內(nèi)存映射和交錯(cuò) 實(shí)現(xiàn)了高效 2D 成組存取 支持 0°，90°，180°，或者 270° 取向的平鋪對象和鏡像 優(yōu)化了交錯(cuò)存取
1 個(gè) PCI Express 具有集成 PHY 的 (PCIe®) 2.0 端口
具有 1 條或者 2 條 5.0GT/s 線道的單一端口
可配置為根聯(lián)合體或者端點(diǎn)
具有集成 PHY 的 穿行 ATA (SATA) 3.0 Gbps 控制器
至 2 個(gè)硬盤驅(qū)動(dòng)的直接接口
來自多達(dá) 32 個(gè)入口的硬件輔助本機(jī)命令隊(duì)列 (NCQ)
支持端口乘法器和基于命令的交換
兩個(gè) 10Mbps，100Mbps 和 1000Mbps 以太網(wǎng) MAC (EMAC)
與 IEEE 802.3 標(biāo)準(zhǔn)兼容（只適用于 3.3V IO）
MII 和 GMII 媒介獨(dú)立接口
管理數(shù)據(jù) IO (MDIO) 模塊
具有集成型 PHY 的雙 USB 2.0 端口
USB 2.0 高度和全速客戶端
USB 2.0 高速、全速和低速主機(jī)
支持端點(diǎn) 0-15
通用內(nèi)存控制器 (GPMC)
8 位和 16 位復(fù)用地址和數(shù)據(jù)總線
多達(dá) 6 種芯片選擇（每個(gè)芯片選擇引腳具有高達(dá) 256M 字節(jié)的地址空間）
到 NOR 閃存、NAND 閃存（具有 BCH 和漢明錯(cuò)誤碼檢測功能）、SRAM 和 偽 SRAM 的無縫接口
位于 GPMC 外部的錯(cuò)誤定位器模塊 (ELM) 負(fù)責(zé)提供用于 NAND 的高達(dá) 16 位和 512 字節(jié)的硬件 ECC
針對到 FPAG，CPLD，ASIC 等接口的靈活異步協(xié)議控制
增強(qiáng)型直接內(nèi)存存取 (EDMA)控制器
4 個(gè)傳輸控制器
64 個(gè)獨(dú)立的 DMA 通道和 8 個(gè) QDMA 通道
7 個(gè)32 位通用定時(shí)器
1 個(gè)系統(tǒng)安全裝置定時(shí)器
3 個(gè)可配置的 UART，IrDA 和 CIR 模塊
具有調(diào)制解調(diào)器 (Modem) 控制信號的 UART0
支持高達(dá) 3.6864Mbps 的 UART
SIR，MIR，F(xiàn)IR (4.0 MBAUD)，和 CIR
1 個(gè)具有 4 種芯片選擇的 40MHz 串行外設(shè)接口 (SPI)
SD 和 SDIO 串行接口（1 位和 4 位）
雙集成電路間（I2C 總線) 端口
3 個(gè)多通道音頻串口
一個(gè)六串化器發(fā)送和接收端口
2 個(gè)雙串化器發(fā)送和接收端口
針對 SDIF 和 PDIF 的 DIT 功能（所有端口）
多通道緩沖串行端口 (McBSP)
發(fā)送和接收時(shí)鐘高達(dá) 48MHz
2 個(gè)時(shí)鐘區(qū)和 2 個(gè)串行數(shù)據(jù)引腳
支持時(shí)分復(fù)用 (TDM)，I2S，和相似格式
實(shí)時(shí)時(shí)鐘 (RTC)
一次或者周期性中斷生成
多達(dá) 64 個(gè)通用 IO (GPIO) 引腳
片上 ARM®ROM 引導(dǎo)加載程序 (RBL)
電源、復(fù)位、和時(shí)鐘管理
SmartReflex 技術(shù)（二級）
7 個(gè)獨(dú)立內(nèi)核電源域
針對子系統(tǒng)和外設(shè)的時(shí)鐘啟用和禁用控制
可兼容 IEEE-1149.1 (JTAG) 和 IEEE-1149.7 (cJTAG)
1031 引腳無鉛型 BGA 封裝 （CYG 后綴），0.65mm 焊球間距
Via Channell™ 技術(shù)使得能夠采用 0.8mm 設(shè)計(jì)規(guī)則
40nm CMOS 工藝技術(shù)
3.3V 單端 LVCMOS I/O（除了 1.5V 上的 DDR3，1.8V 上的 DDR2，1.8V 上的 DEV_CLKIN）
