供應(yīng)動態(tài)隨機存儲器MT47H256M8EB-25E:C

DDR2 SDRAM采用雙數(shù)據(jù)速率架構(gòu)來實現(xiàn)高速運行。雙數(shù)據(jù)速率體系結(jié)構(gòu)本質(zhì)上是一個4n預(yù)取體系結(jié)構(gòu)，其接口設(shè)計為在I/O球上每個時鐘周期傳輸兩個數(shù)據(jù)單詞。DDR2 SDRAM的一個讀或?qū)懖僮鲗嶋H上由一個4n位寬的、在內(nèi)部DRAM核心的兩個時鐘周期的數(shù)據(jù)傳輸和四個相應(yīng)的n位寬的、在I/O球上的一個半時鐘周期的數(shù)據(jù)傳輸組成。雙向數(shù)據(jù)頻閃(DQS, DQS#)與數(shù)據(jù)一起從外部傳輸，用于在接收端捕獲數(shù)據(jù)。DQS是DDR2 SDRAM在讀取期間和內(nèi)存控制器在寫入期間傳輸?shù)囊粋�頻閃。DQS與用于讀取的數(shù)據(jù)進行邊緣對齊，與用于寫入的數(shù)據(jù)進行中心對齊。x16提供了兩個數(shù)據(jù)頻閃，一個用于下字節(jié)(LDQS, LDQS#)，另一個用于上字節(jié)(UDQS, UDQS#)。DDR2 SDRAM通過差分時鐘(CK和CK#)工作;CK走高與CK#走低的交點稱為CK的正邊。命令(地址和控制信號)在CK的每個正邊緣注冊。輸入數(shù)據(jù)注冊在DQS的兩條邊，輸出數(shù)據(jù)引用到DQS的兩條邊以及CK的兩條邊。對DDR2 SDRAM的讀寫訪問是面向突發(fā)事件的;訪問從選定的位置開始，并按程序順序?qū)Τ绦驍?shù)量的位置進行繼續(xù)。訪問首先注冊一個ACTIVATE命令，然后注冊一個READ或WRITE命令。與ACTIVATE命令一致注冊的地址位用于選擇要訪問的銀行和行。與讀或?qū)懨钜恢伦缘牡刂肺挥糜谶x擇銀行和突發(fā)訪問的起始列位置。DDR2 SDRAM提供4個或8個位置的可編程讀或?qū)懲话l(fā)長度。DDR2 SDRAM支持用另一個讀中斷一個8的突發(fā)讀或用另一個寫中斷一個8的突發(fā)寫�？梢詥⒂米詣宇A(yù)充功能來提供在突發(fā)訪問結(jié)束時啟動的自動定時行預(yù)充。與標(biāo)準(zhǔn)DDR SDRAM一樣，DDR2 SDRAM的流水線式多銀行體系結(jié)構(gòu)支持并發(fā)操作，從而通過隱藏行預(yù)充和激活時間來提供高有效帶寬。提供自刷新模式和省電、斷電模式。所有輸入都與SSTL_18的JEDEC標(biāo)準(zhǔn)兼容。所有的驅(qū)動強度輸出都是sstl_18兼容的。