IS61NLP12832A IS61NLP12836A / IS61NVP12836A IS61NLP25618A / IS61NVP25618A特性
存儲(chǔ)器IS61NLP25618A-200TQLI•100%總線利用率•之間沒有等待周期讀寫•內(nèi)部山頂?shù)膶懼芷?#8226;存儲(chǔ)器IS61NLP25618A-200TQLI單個(gè)字節(jié)寫控制•單一R / W(讀/寫)控制銷•時(shí)鐘控制,注冊(cè)地址、數(shù)據(jù)和控制•交叉或線性破裂順序控制使用模式輸入•三個(gè)芯片使簡單的深度發(fā)展和解決流水線•斷電模式•通用數(shù)據(jù)輸入和數(shù)據(jù)輸出•CKE銷,使時(shí)鐘和停止作業(yè)100 -銷TQFP•電平,·電源:NVP: VDD 2.5V(±5%)，VDDQ 2.5V(±5%)NLP: VDD 3.3V(±5%)，VDDQ 3.3V/2.5V(±5%描述存儲(chǔ)器IS61NLP25618A-200TQLI
4 Meg 'NLP/NVP'系列產(chǎn)品具有高速、存儲(chǔ)器IS61NLP25618A-200TQLI低功耗同步靜態(tài)ram，旨在為網(wǎng)絡(luò)和通信應(yīng)用程序提供一個(gè)穩(wěn)定、高性能、無等待狀態(tài)的設(shè)備。它們由32位128K字、36位128K字和18位256K字組成，采用ISSI先進(jìn)的CMOS技術(shù)制造。結(jié)合“不等待”狀態(tài)特性，當(dāng)總線從讀切換到寫或從寫切換到讀時(shí)，將消除等待周期。該裝置集成了一個(gè)2位突發(fā)計(jì)數(shù)器，高速SRAM核心，高驅(qū)動(dòng)能力輸出到一個(gè)單一的單片機(jī)。所有通過寄存器的同步輸入都由一個(gè)正邊觸發(fā)的單時(shí)鐘輸入控制。當(dāng)時(shí)鐘啟用時(shí)，可能會(huì)掛起操作并忽略所有同步輸入，CKE值很高。在這種狀態(tài)下，內(nèi)部設(shè)備將保存它們以前的值。所有讀、寫和取消選擇循環(huán)都由ADV輸入發(fā)起。當(dāng)ADV高時(shí)，內(nèi)部突發(fā)計(jì)數(shù)器增加。新的外部地址可以加載時(shí)，ADV低。寫周期在內(nèi)部是自動(dòng)計(jì)時(shí)的，它是由時(shí)鐘輸入的上升沿和我們處于低電平時(shí)啟動(dòng)的。單獨(dú)的字節(jié)允許寫入單獨(dú)的字節(jié)。突發(fā)模式pin (mode)定義突發(fā)序列的順序。當(dāng)系高時(shí)，選擇交錯(cuò)爆破序列。當(dāng)綁定較低時(shí)，選擇線性突發(fā)序列。
