530BC125M000DGR采用了硅實(shí)驗(yàn)室先進(jìn)的DSPLL®電路提供一個(gè)低抖動時(shí)鐘在高頻率。530BC125M000DGR是可用的與任意率輸出頻率從10到945mhz和選擇頻率到1400 MHz。不像傳統(tǒng)的XO，需要不同的晶體每個(gè)輸出頻率.
530BC125M000DGR使用一個(gè)固定晶體提供a輸出頻率范圍寬。這種基于集成電路的方法允許晶體諧振器提供異常的頻率穩(wěn)定性和可靠性。此外,DSPLL時(shí)鐘合成提供優(yōu)越的電源噪聲抑制，簡化在噪聲環(huán)境中產(chǎn)生低抖動時(shí)鐘的任務(wù)通信系統(tǒng)�；�530BC125M000DGR IC的XO是工廠可配置的適用于各種用戶規(guī)格，包括頻率、電源電壓、輸出格式、溫度穩(wěn)定性好。具體配置是工廠在裝運(yùn)時(shí)編制了程序，從而消除了長交貨期與自定義振蕩器相關(guān)聯(lián)
特性
可用于任意速率的輸出
頻率從10兆赫到945兆赫
選擇1.4 GHz的頻率
n 第三 代DSPLL®優(yōu)越
抖動性能
n3 x頻率 穩(wěn)定 度 比
SAW-based振蕩器
nInternal固定 晶體 頻率
確保高可靠性和低可靠性
老化
nAvailable CMOS, LVPECL,
LVDS和CML輸出
n3.3 , 2.5 ,和1.8 V供應(yīng) 選項(xiàng)
nIndustry-standard 5 x 7毫米
包和引出線
nPb-free/RoHS-compliant
應(yīng)用程序SONET / SDH
nNetworking
nSD/HD視頻
nTest和 測量
nClock和 數(shù)據(jù) 恢復(fù)
nFPGA/ASIC時(shí)鐘 生成
