A3P060-FGG144T是Microsemi閃存FPGA的第三代產(chǎn)品，提供了性能，密度和性能。
超越了ProASICPLUS®系列的功能。非易失性閃存技術(shù)為ProASIC3器件提供了支持
它是即時(shí)啟動(dòng)的安全，低功耗，單芯片解決方案的優(yōu)勢(shì)。 ProASIC3是
可重新編程，并以ASIC級(jí)別的單位成本提供上市時(shí)間收益。這些功能使
設(shè)計(jì)人員可以使用現(xiàn)有的ASIC或FPGA設(shè)計(jì)流程和工具來(lái)創(chuàng)建高密度系統(tǒng)。
A3P060-FGG144T器件提供1 kbit的片上可重編程非易失性FlashROM存儲(chǔ)以及
基于集成鎖相環(huán)（PLL）的時(shí)鐘調(diào)節(jié)電路。 A3P015和A3P030
設(shè)備不支持PLL或RAM。 ProASIC3器件最多支持一百萬(wàn)個(gè)系統(tǒng)門(mén)
具有高達(dá)144 kbit的真正雙端口SRAM和多達(dá)300個(gè)用戶(hù)I / O。
A3P060-FGG144T設(shè)備支持ARM Cortex-M1處理器。支持ARM的設(shè)備具有Microsemi
以M1A3P（Cortex-M1）開(kāi)頭且不支持AES解密的訂購(gòu)號(hào)。
Flash的優(yōu)勢(shì)
降低擁有成本
設(shè)計(jì)人員的優(yōu)勢(shì)超出了低單位成本，性能和易用性。與基于SRAM的FPGA不同，基于閃存的ProASIC3器件允許所有功能即時(shí)啟用。沒(méi)有外部啟動(dòng)
PROM是必需的。機(jī)載安全機(jī)制阻止訪(fǎng)問(wèn)所有編程信息
并啟用FPGA邏輯的安全遠(yuǎn)程更新。設(shè)計(jì)人員可以執(zhí)行安全的遠(yuǎn)程系統(tǒng)內(nèi)
重新編程以支持未來(lái)的設(shè)計(jì)迭代和現(xiàn)場(chǎng)升級(jí)，并充滿(mǎn)信心
知識(shí)產(chǎn)權(quán)（IP）不能被破壞或復(fù)制�？梢允褂�
行業(yè)標(biāo)準(zhǔn)的AES算法。 A3P060-FGG144T系列設(shè)備架構(gòu)減輕了對(duì)ASIC的需求
以更高的用戶(hù)數(shù)量遷移。這使ProASIC3系列成為經(jīng)濟(jì)高效的ASIC替代產(chǎn)品
解決方案，特別是針對(duì)消費(fèi)者，網(wǎng)絡(luò)/通信，計(jì)算和
航空電子市場(chǎng)。
安全
非易失性，基于閃存的A3P060-FGG144T設(shè)備不需要啟動(dòng)PROM，因此不會(huì)受到攻擊
可以輕松復(fù)制的外部比特流。 ProASIC3器件集成了FlashLock，可提供
可重編程性和設(shè)計(jì)安全性的獨(dú)特組合，無(wú)需外部開(kāi)銷(xiāo)，其優(yōu)勢(shì)在于
只有具有非易失性閃存編程的FPGA可以提供。
A3P060-FGG144T器件利用一個(gè)基于128位閃存的鎖和一個(gè)單獨(dú)的AES密鑰來(lái)提供最高級(jí)別
FPGA行業(yè)對(duì)知識(shí)產(chǎn)權(quán)和配置數(shù)據(jù)的保護(hù)。另外，全部
A3P060-FGG144T設(shè)備中的FlashROM數(shù)據(jù)可以在加載之前使用業(yè)界領(lǐng)先的技術(shù)進(jìn)行加密
AES-128（FIPS192）位塊密碼加密標(biāo)準(zhǔn)。 AES標(biāo)準(zhǔn)已被國(guó)家
美國(guó)標(biāo)準(zhǔn)與技術(shù)研究院（NIST）于2000年取代了1977年的DES標(biāo)準(zhǔn)。 ProASIC3
設(shè)備具有內(nèi)置的AES解密引擎和基于閃存的AES密鑰，這使它們成為最大的設(shè)備
全面的可編程邏輯器件安全解決方案現(xiàn)已面世。 ProASIC3器件具有
基于AES的安全性為公共網(wǎng)絡(luò)上的遠(yuǎn)程現(xiàn)場(chǎng)更新提供了高水平的保護(hù)
作為互聯(lián)網(wǎng)，旨在確保寶貴的IP不在系統(tǒng)手中
擴(kuò)展程序，系統(tǒng)克隆器和IP竊賊。
啟用ARM的A3P060-FGG144T設(shè)備不支持用戶(hù)控制的AES安全機(jī)制。自從
必須始終保護(hù)ARM內(nèi)核，內(nèi)核邏輯始終啟用AES加密，因此位流
總是加密的。用戶(hù)無(wú)法訪(fǎng)問(wèn)FlashROM編程數(shù)據(jù)的加密。
FPGA架構(gòu)中內(nèi)置的安全性是ProASIC3系列的固有組件。閃光燈是
位于七個(gè)金屬層下面，許多設(shè)備設(shè)計(jì)和布局技術(shù)已用于
使侵入式攻擊變得極為困難。具有FlashLock和AES安全性的ProASIC3系列
在對(duì)入侵和非入侵攻擊具有高度抵抗力方面具有獨(dú)特性。
您寶貴的IP受行業(yè)標(biāo)準(zhǔn)安全保護(hù)，從而使遠(yuǎn)程ISP成為可能。 ProASIC3器件
為可編程邏輯設(shè)計(jì)提供最佳的可用安全性。
單芯片
基于閃存的FPGA將其配置信息存儲(chǔ)在片上閃存單元中。編程后，配置
數(shù)據(jù)是FPGA結(jié)構(gòu)的固有部分，并且在系統(tǒng)加電時(shí)無(wú)需加載任何外部配置數(shù)據(jù)（與基于SRAM的FPGA不同）。因此，基于閃存的A3P060-FGG144T FPGA不需要系統(tǒng)配置
諸如EEPROM或微控制器之類(lèi)的組件來(lái)加載設(shè)備配置數(shù)據(jù)。這減少了物料清單
成本和PCB面積，并增加了安全性和系統(tǒng)可靠性。
即時(shí)開(kāi)啟
基于Flash的ProASIC3器件支持Instant On分類(lèi)標(biāo)準(zhǔn)的0級(jí)。此功能有助于系統(tǒng)
組件初始化，處理器喚醒之前執(zhí)行關(guān)鍵任務(wù)，設(shè)置和配置內(nèi)存
塊，時(shí)鐘生成和總線(xiàn)活動(dòng)管理。
基于閃存的ProASIC3器件的Instant On功能
大大簡(jiǎn)化了總體系統(tǒng)設(shè)計(jì)并降低了總體系統(tǒng)成本，通常無(wú)需CPLD和時(shí)鐘
系統(tǒng)中用于這些目的的新一代PLL。此外，系統(tǒng)電源中的故障和電源不足
不會(huì)破壞ProASIC3器件的閃存配置，并且與基于SRAM的FPGA不同，該器件將不必
恢復(fù)系統(tǒng)電源后重新加載。這樣可以減少或完全刪除配置PROM，
PCB設(shè)計(jì)中的昂貴電壓監(jiān)控器，掉電檢測(cè)和時(shí)鐘發(fā)生器設(shè)備�；贔lash
A3P060-FGG144T器件簡(jiǎn)化了總體系統(tǒng)設(shè)計(jì)，降低了成本和設(shè)計(jì)風(fēng)險(xiǎn)，同時(shí)提高了系統(tǒng)的可靠性和可靠性。
縮短系統(tǒng)初始化時(shí)間。
公司錯(cuò)誤
當(dāng)在高層大氣中產(chǎn)生的高能中子撞擊到高能中子時(shí)，常會(huì)發(fā)生確定性錯(cuò)誤。
SRAM FPGA的配置單元。碰撞的能量會(huì)改變配置單元的狀態(tài)，并且
因此，以一種無(wú)法預(yù)測(cè)的方式更改邏輯，路由或I / O行為。這些錯(cuò)誤是無(wú)法避免的
SRAM FPGA。此類(lèi)錯(cuò)誤的后果可能是完全的系統(tǒng)故障。公司錯(cuò)誤不存在
基于A3P060-FGG144T閃存的FPGA的配置存儲(chǔ)器。編程后，閃存單元的配置元素
A3P060-FGG144T FPGA不能被高能中子所改變，因此不受它們的影響。可恢復(fù)（或軟）
所有FPGA器件的用戶(hù)數(shù)據(jù)SRAM中發(fā)生錯(cuò)誤。這些可以通過(guò)使用錯(cuò)誤檢測(cè)輕松地緩解，并且
內(nèi)置于FPGA架構(gòu)中的校正（EDAC）電路。
低電量
基于閃存的A3P060-FGG144T器件具有與ASIC相似的功耗特性，使其成為以下應(yīng)用的理想選擇
功耗敏感的應(yīng)用程序。 ProASIC3器件的開(kāi)機(jī)電流浪涌非常有限，沒(méi)有大電流
過(guò)渡期，這兩者都發(fā)生在許多FPGA上。
A3P060-FGG144T器件還具有較低的動(dòng)態(tài)功耗，可以進(jìn)一步最大程度地節(jié)省功耗。
特點(diǎn)和優(yōu)點(diǎn)：A3P060-FGG144T
大容量
•15 K至1 M系統(tǒng)門(mén)
•高達(dá)144 Kbit的真正雙端口SRAM
•多達(dá)300個(gè)用戶(hù)I / O
可重編程閃存技術(shù)
•130納米，7層金屬（6銅），基于閃存的CMOS
過(guò)程
•0級(jí)即時(shí)支持
•單芯片解決方案
•斷電時(shí)保留程序設(shè)計(jì)
高性能
•350 MHz系統(tǒng)性能
•3.3 V，66 MHz 64位PCI†
系統(tǒng)內(nèi)編程（ISP）和安全性
•使用片上128位高級(jí)加密標(biāo)準(zhǔn)的ISP
（AES）解密（不支持ARM®的ProASIC®3設(shè)備）
通過(guò)JTAG（符合IEEE 1532）†
•FlashLock®保護(hù)FPGA內(nèi)容
低電量
•低功耗核心電壓
•支持僅1.5 V的系統(tǒng)
•低阻抗閃光燈開(kāi)關(guān)
高性能路由層次結(jié)構(gòu)
•分段的分層路由和時(shí)鐘結(jié)構(gòu)
進(jìn)階I / O
•700 Mbps DDR，支持LVDS的I / O（A3P250及更高版本）
•1.5 V，1.8 V，2.5 V和3.3 V混合電壓操作
•符合JESD8-B的寬范圍電源電壓支持，
允許I / O在2.7V至3.6V的電壓范圍內(nèi)工作
•Bank可選的I / O電壓-每個(gè)芯片最多4個(gè)Bank
•單端I / O標(biāo)準(zhǔn)：LVTTL，LVCMOS 3.3 V /
2.5 V / 1.8 V / 1.5 V，3.3 V PCI / 3.3 V PCI-X†和LVCMOS
2.5 V / 5.0 V輸入
•差分I / O標(biāo)準(zhǔn)：LVPECL，LVDS，B-LVDS和
M-LVDS（A3P250及以上）
•輸入，輸出和啟用路徑上的I / O寄存器
•熱插拔和冷備用I / O‡
•可編程輸出擺率†和驅(qū)動(dòng)強(qiáng)度
•弱上拉/下拉
•IEEE 1149.1（JTAG）邊界掃描測(cè)試
•整個(gè)ProASIC3系列的引腳兼容封裝
時(shí)鐘調(diào)節(jié)電路（CCC）和PLL†
•6個(gè)CCC模塊，其中1個(gè)具有集成PLL
•可配置相移，乘法/除法，延遲功能
和外部反饋
•寬輸入頻率范圍（1.5 MHz至350 MHz）
嵌入式內(nèi)存†
•1 Kbit FlashROM用戶(hù)非易失性存儲(chǔ)器
•寬高比為4,608位RAM的SRAM和FIFO
方塊（×1，×2，×4，×9和×18組織）†
•真正的雙端口SRAM（×18除外）
ProASIC3 FPGA中的ARM處理器支持
•M1 ProASIC3器件-ARM®Cortex®-M1軟處理器
有或沒(méi)有調(diào)試可用
制造商: Microchip
產(chǎn)品種類(lèi): FPGA - 現(xiàn)場(chǎng)可編程門(mén)陣列
RoHS: 詳細(xì)信息
產(chǎn)品: ProASIC3
系列: A3P060
輸入/輸出端數(shù)量: 96 I/O
工作電源電壓: 1.5 V
安裝風(fēng)格: SMD/SMT
封裝 / 箱體: FBGA
高度: 1.05 mm
長(zhǎng)度: 13 mm
寬度: 13 mm
商標(biāo): Microchip Technology
柵極數(shù)量: 60000
最大工作頻率: 231 MHz
濕度敏感性: Yes
產(chǎn)品類(lèi)型: FPGA - Field Programmable Gate Array
工廠(chǎng)包裝數(shù)量: 3000
子類(lèi)別: Programmable Logic ICs
電源電壓-最大: 1.575 V
電源電壓-最小: 1.425 V
商標(biāo)名: ProASIC3
單位重量: 400 mg
