Xilinx Virtex® UltraScale+™現(xiàn)場可編程陣列具有多種功率選項，可在所需的系統(tǒng)性能和極低功耗之間實現(xiàn)最佳平衡。FPGA是半導(dǎo)體器件，基于通過可編程互連系統(tǒng)連接的可配置邏輯塊 (CLB) 矩陣。Virtex UltraScale+器件在FinFET節(jié)點上提供極高性能和集成功能。與7系列FPGA相比，這些器件的系統(tǒng)級性能功耗比提升3倍多。Virtex UltraScale+器件非常適合用于從1+Tb/s網(wǎng)絡(luò)、智能網(wǎng)絡(luò)接口控制器、機器學(xué)習(xí)和數(shù)據(jù)中心互連到完全集成的雷達/預(yù)警系統(tǒng)的各種應(yīng)用。這些器件在UltraScale架構(gòu)中實現(xiàn)了極高的收發(fā)器帶寬、數(shù)字信號處理能力以及片上和封裝內(nèi)內(nèi)存。
XC18V02PC44I
XC18V02VQ44BTT
XC18V02VQ44C
XC18V02VQG44C
XC18V02VQG44I
XC18V04VQ44C
XC18V04VQ44I
XC18V04VQG44C
XC18V256VQ44C
XC18V256VQ44I
XC18V512PC20C
XC18V512SO20C
XC18V512VQ44C
XC2018-70PC84C
XC2018-70PG84C
XC2018-70PG84M
XC2018TM-100PC84C
XC2018TM-70
XC2018TMPG84DKI
XC2064-70
XC2064-70PG68M
XC2100E-03S
XC2151A510MR
XC2151A520MR
XC2163C51DMR
XC2163C51FMR
XC2164A51TMR
XC2C128-6TQG144C
XC2C128-6VQG100C
XC2C128-7CP132
XC2C128-7CPG132C
XC2C128-7CPG132I
XC2C128-7TQG144C
XC2C128-7VQG100C
XC2C128-7VQG100I
XC2C256-7CPG132I
XC2C256-7FT256C
XC2C256-7FT256I
XC2C256-7TQ144C
XC2C256-7TQG144C
XC2C256-7TQG144I
XC2C256-7VQG100C
XC2C256-7VQG100I
XC2C32A-6VQG44C
XC2C32A-6VQG44I
XC2C384-10FGG324C
XC2C384-10FT256C
XC2C512-10FTG256I
XC2C512-10PQG208I
XC2C512-7FGG324C
XC2C64-7VQG44C
XC2C64A-5VQG44C
XC2C64A-7CPG56I
XC2C64A-7QFG48C
XC2C64A-7VQG100C
XC2C64A-7VQG100I
XC2C64A-7VQG44C
XC2S100-5FG256C
XC2S100-5FG456C
XC2S100-5FGG256C
XC2S100-5PQ208C
XC2S100-5PQG208C
XC2S100-5TQ144C
XC2S100-5TQG144C
XC2S100-6FG256C
XC2S100E-6FT256C
XC2S100E-6PQ208C
XC2S100E-6PQG208C
XC2S100E-6TQG144C
XC2S150-5FG256C
XC2S150-5FG456C
XC2S150-5FGG256C
XC2S150-5FGG456C
XC2S150-5PQ208C
特性
可編程系統(tǒng)集成
封裝內(nèi)集成了高達8GB的HBM Gen2
高達500Mb的片上存儲器集成
集成100G以太網(wǎng)MAC，支持KR4-FEC及150G Interlaken內(nèi)核
面向PCI Express Gen 3x16的集成模塊
提升系統(tǒng)性能
與Virtex-7 FPGA相比，系統(tǒng)級性能功耗比提升2倍多
高利用率使速度提升四個等級
高達128-33G的收發(fā)器可提供8.4TB的串行帶寬
采用KP4-FEC的58G PAM4收發(fā)器可實現(xiàn)50G+線路速率的數(shù)據(jù)傳輸
中等速度等級支持460GB/s HBM帶寬和2,666Mb/s DDR4
降低了BOM成本
1Tb MuxSAR轉(zhuǎn)發(fā)器卡減少比例為5:1
適用于片上存儲器集成的UltraRAM
VCXO與fPLL（分頻鎖相環(huán)）的集成可降低時鐘元件成本
降低了總功耗
與7系列FPGA相比，功耗降低60%
電壓縮放選項支持高性能與低功耗
采用緊密型邏輯單元封裝，降低了動態(tài)功耗
提高了設(shè)計生產(chǎn)力
從20nm平面到16nm FinFET+的無縫占位遷移
與Vivado Design Suite協(xié)同優(yōu)化，加快設(shè)計收斂
適用于智能IP集成的SmartConnect技術(shù)
