DRA71x 處理器采用 538 焊球、17mm × 17mm、0.65mm 焊球間距（0.8mm 間距規(guī)則可用于信號(hào)）球柵陣列 (BGA) 封裝（采用了 Via Channel™ 陣列 (VCA) 技術(shù)）。
此架構(gòu)旨在通過(guò)具有成本效益的解決方案，為汽車應(yīng)用提供高性能并發(fā)性 ， 從而實(shí)現(xiàn) DRA75x（“Jacinto 6 EP”和“Jacinto 6 Ex”）、DRA74x“Jacinto 6”和 DRA72x“Jacinto 6 Eco”信息娛樂(lè)處理器系列的全面可擴(kuò)展性，包括圖像、語(yǔ)音、HMI、多媒體和智能手機(jī)投影模式功能。
可編程性通過(guò)具有 Arm Neon™擴(kuò)展的單核 Arm Cortex-A15 RISC CPU 和 TI C66x VLIW 浮點(diǎn) DSP 內(nèi)核實(shí)現(xiàn)。借助 Arm 處理器，開(kāi)發(fā)人員能夠?qū)⒖刂坪瘮?shù)與在 DSP 和協(xié)處理器上編程的其他算法分離開(kāi)來(lái)，從而降低系統(tǒng)軟件的復(fù)雜性。
此外，TI 提供了一整套針對(duì) Arm 和 DSP 的開(kāi)發(fā)工具，其中包括 C 語(yǔ)言編譯器和一個(gè)可查看源代碼執(zhí)行情況的調(diào)試界面。
每個(gè)器件都具有加密加速特性。HS（高安全性）器件上還提供支持的所有其他安全 特性，包括安全引導(dǎo)支持、調(diào)試安全性和可信執(zhí)行環(huán)境支持。有關(guān) HS 器件的更多信息，請(qǐng)聯(lián)系您的 TI 代表。
DRA71x Jacinto 6 Entry 處理器系列器件符合 AEC-Q100 標(biāo)準(zhǔn)。
該器件 采用 簡(jiǎn)化的電源軌映射，這使得低成本電源管理集成電路 (PMIC) 解決方案得以實(shí)現(xiàn)。
