SN65LVDT390PWR

該系列4、8或16差分線路接收器（可選集成終端）實(shí)現(xiàn)了低壓差分信號(hào)（LVDS）的電氣特性。這種信號(hào)技術(shù)降低了5V差分標(biāo)準(zhǔn)電平（如EIA/TIA-422B）的輸出電壓電平，以降低功率，提高開(kāi)關(guān)速度，并允許使用3V供電軌運(yùn)行。






任何差分接收器在輸入共模電壓范圍內(nèi)提供±100 mV差分輸入電壓的有效邏輯輸出狀態(tài)。輸入共模電壓范圍允許兩個(gè)LVDS節(jié)點(diǎn)之間的接地電位差為1V。此外，LVDS信號(hào)的高速切換幾乎總是需要在電纜或傳輸介質(zhì)的接收端使用線路阻抗匹配電阻器。LVDT產(chǎn)品通過(guò)將其與接收器集成，消除了該外部電阻器。






該設(shè)備和信令技術(shù)的預(yù)期應(yīng)用是在大約100Ω的受控阻抗介質(zhì)上進(jìn)行點(diǎn)對(duì)點(diǎn)基帶數(shù)據(jù)傳輸。傳輸介質(zhì)可以是印刷電路板跡線、背板或電纜。集成在同一襯底中的大量接收器以及平衡信令的低脈沖偏斜，允許時(shí)鐘和數(shù)據(jù)的極精確定時(shí)對(duì)準(zhǔn)，以實(shí)現(xiàn)同步并行數(shù)據(jù)傳輸。當(dāng)與配套的8或16通道驅(qū)動(dòng)器（分別為SN65LVDS389或SN65LVDS 387）一起使用時(shí)，在單邊緣時(shí)鐘系統(tǒng)中，每秒可傳輸2億次以上的數(shù)據(jù)，且功耗很小。






數(shù)據(jù)傳輸?shù)淖罱K速率和距離取決于介質(zhì)的衰減特性、與環(huán)境的噪聲耦合以及其他系統(tǒng)特性。