NT5AD512M16A4-GZ標(biāo)準(zhǔn)型DRAM-DDR4
數(shù)據(jù)完整性
- 自動自我刷新 （ASR） 通過 DRAM 內(nèi)置 TS
- 自動刷新和自刷新模式
內(nèi)存內(nèi)存訪問帶寬
- 按銀行組分離的 IO 門控結(jié)構(gòu)
- 自我刷新中止
- 細(xì)粒度刷新
信號同步
- 通過 MR 設(shè)置寫入均衡1
- 通過 MPR 讀取調(diào)平
可靠性和錯誤處理
- 命令/地址奇偶校驗
- 數(shù)據(jù)總線寫入CRC
- MPR 讀數(shù)
- 邊界掃描 （X16）
- 包裹后維修
信號完整性
- 內(nèi)部VREFDQ培訓(xùn)
- 閱讀序言培訓(xùn)
- 檔位下降模式
- 每個 DRAM 尋址能力
- 可配置的 DS 以實現(xiàn)系統(tǒng)兼容性
- 可配置的片上端接
- 數(shù)據(jù)總線反轉(zhuǎn)
- ZQ 校準(zhǔn) DS/ODT 阻抗精度
通過外部 ZQ 焊盤 （240 Ω ± 1%）
省電高效
- 帶 VDDQ 端接的 POD。
- 命令/地址延遲 （CAL）
- 最大省電
- 低功耗自動自刷新 （LPASR）
