接口設(shè)計(jì)為在I/O球上每個(gè)時(shí)鐘周期傳輸兩個(gè)數(shù)據(jù)字。一個(gè)單一的
DDR2 SDRAM的讀或?qū)懖僮饔行У赜梢粋�(gè)4n位寬，兩個(gè)時(shí)鐘周期的數(shù)據(jù)傳輸在內(nèi)部DRAM核心和四個(gè)相應(yīng)的
在I/O球上進(jìn)行n位寬、一個(gè)半時(shí)鐘周期的數(shù)據(jù)傳輸。
雙向數(shù)據(jù)頻閃(DQS, DQS#)與數(shù)據(jù)一起對(duì)外傳輸
用于接收端的數(shù)據(jù)捕獲。DQS是由DDR2 SDRAM傳輸?shù)念l閃信號(hào)
在讀取期間和在寫(xiě)入期間由內(nèi)存控制器。DQS邊緣對(duì)齊
用于讀的數(shù)據(jù)和用于寫(xiě)的數(shù)據(jù)居中對(duì)齊。x16產(chǎn)品有兩個(gè)數(shù)據(jù)
一個(gè)用于下字節(jié)(LDQS, LDQS#)，一個(gè)用于上字節(jié)(UDQS，
UDQS #)。
DDR2 SDRAM工作于差分時(shí)鐘(CK和ck#);CK交叉
走高和ck#走低將被稱(chēng)為CK的正邊。Com指令(地址和控制信號(hào))在CK的每個(gè)正邊注冊(cè)。輸入
數(shù)據(jù)在DQS的兩邊注冊(cè)，輸出數(shù)據(jù)引用到的兩邊
DQS和CK的兩邊。
對(duì)DDR2 SDRAM的讀寫(xiě)訪問(wèn)是面向突發(fā)的;訪問(wèn)從一個(gè)特定的選定的位置開(kāi)始，并在一個(gè)已編程的
序列。訪問(wèn)從ACTIVATE命令的注冊(cè)開(kāi)始，然后
然后是READ或WRITE命令。注冊(cè)的地址位與
ACTIVATE命令用于選擇要訪問(wèn)的銀行和行。使用與READ或WRITE命令一致的address位進(jìn)行選擇
銀行和開(kāi)始列的位置為突發(fā)訪問(wèn)。
DDR2 SDRAM提供可編程的讀或?qū)懲话l(fā)長(zhǎng)度為4或
八個(gè)位置。DDR2 SDRAM支持用另一個(gè)中斷8的突發(fā)讀取
讀或8的突發(fā)寫(xiě)入與另一個(gè)寫(xiě)入。自動(dòng)預(yù)充功能可以能夠提供在突發(fā)ac訪問(wèn)結(jié)束時(shí)啟動(dòng)的自定時(shí)行預(yù)充。
與標(biāo)準(zhǔn)DDR SDRAM一樣，DDR2 SDRAM的流水線式多銀行架構(gòu)
支持并發(fā)操作，通過(guò)隱藏提供高、有效的帶寬
行預(yù)充和激活時(shí)間。
提供了一個(gè)自我刷新模式，以及一個(gè)省電、關(guān)機(jī)模式。
所有輸入都與SSTL_18的JEDEC標(biāo)準(zhǔn)兼容。全驅(qū)動(dòng)強(qiáng)度
輸出與sstl_18兼容
