內(nèi)部配置為8個(gè)銀行dram。
2Gb芯片被組織為32Mbit × 8 I/ o × 8 bank或16Mbit × 16 I/ o × 8 bank設(shè)備。這些
同步設(shè)備實(shí)現(xiàn)高速雙數(shù)據(jù)速率傳輸速率高達(dá)1866 Mb/秒/引腳一般
應(yīng)用程序。
該芯片的設(shè)計(jì)符合DDR3(L) DRAM的所有關(guān)鍵特性和所有控制和地址
輸入與一對(duì)外部供應(yīng)的差分時(shí)鐘同步。輸入鎖存在交叉處
差時(shí)鐘點(diǎn)(CK上升和下降)。所有I/ o同步到一個(gè)單端DQS或
差分DQS對(duì)的源同步方式。
這些器件采用1.5V±0.075V或1.35V -0.067V/+0.1V單電源供電
BGA包
