差分信號輸出鐘振選擇指南

封裝 工作電壓 輸出邏輯 頻率范圍 產品系列 頁碼 5x7mm 1.8V,2.5V,3.3V LVDS/LVPECL/HCSL 0.2MHz-3000MHz BZXL75 10-14 5x3.2mm 1.8V,2.5V,3.3V LVDS/LVPECL/HCSL 0.2MHz-3000MHz BZXL53 10-14 3.2x2.5mm 1.8V,2.5V,3.3V LVDS/LVPECL/HCSL 0.2MHz-3000MHz BZXL32 10-14 2.5x2.0mm 1.8V,2.5V,3.3V LVDS/LVPECL/HCSL 13.5MHz-250MHz BZXL25 10-14 正確認識差分晶振 1.什么是差分晶振 顧名思義就是輸出是差分信號的晶振，差分晶振是指輸出差分信號使用 2 種相位彼此完全相反的信號， 從而消除了共模噪聲，并產生一個更高性能的系統。許多高性能的協議使用差分信號，如 SATA，SAS， 光纖通信，10G 以太網等等. 2.差分晶振的作用 差分晶振一般是為 FPGA 或 CPLD 提供穩(wěn)定時鐘信號的，由于 FPGA 或 CPLD 價格都比較昂貴，所以 選擇一款穩(wěn)定的差分晶振十分必要。除了輸出信號模式之外，抖動性能也比單端輸出的性能好，剩下的 參數就和普通有源晶振差不多了。 3.差分晶振的應用領域 應用于千兆以太網，光纖通道，SAS，PCI Express 服務器，網絡，存儲，路由器/交換機，光傳 輸設備，高速信號傳輸等。 4.差分晶振的好處 ① 能夠很容易地識別小信號。② 對外部電磁干擾(EMI)是高度免疫的。 ③ 能夠從容精確地處理'雙極'信號。 5. LVDS、LVPECL、CML 比較 差分晶振一般用在高速數據傳輸場合，常見的有 LVDS、LVPECL、HCSL、CML 等多種模式。這些差 分技術都有差分信號抗干擾性及抑制 EMI 的優(yōu)點，但在性能、功耗和應用場景上有很大的區(qū)別。下圖 列舉了最常用的幾種差分信號技術和它們的主要參數。 信號 最大數據速率 輸出擺幅 功耗 LVDS 3.125Gbps ±350mv, 低 LVPECL 10+Gbps ±800mv 中到高 CML 10+Gbps ±800mv 中 LVDS 信號的擺幅低，為±350mv, 對應功耗很低。但速率可達 3.125Gbps�？偟膩碚f電路簡單、功耗和 噪聲低等優(yōu)點，使 LVDS 成為幾十 Mbps 及至 3Gbps 應用的首選。 LVPECL 信號的擺幅為±800mv 或更高,所以其功耗是大于 LVDS 信號的。 但同樣也據有更高的驅動能 力，可應用于 10Gbps 的高速數據傳輸。 CML（Current Mode Logic）信號主要靠電流驅動，它的輸入和輸出是匹配好的，從而減少了外圍器 件，使用時直接連接就可以，是高速數據接口形式中最簡單的一種。如 XAUI、10G XFI 接口均采用 CML 電平。 LVDS、LVPECL、CML 三種電平都是高速設計中常用的電平，但各有特色： 驅動模式：都屬于電流驅動 外部端接：CML 最簡單，一般無需外部端接，直接連接即可；LVDS 次之，需在接收端增加一個 100Ω 的終結電阻（內置的不需要）；LVPECL 最復雜，其輸出端需偏置到 VCC-2V，輸入端需偏置到 VCC-1.3V。 功耗：LVDS 差分對擺幅最小，因此功耗也最小，在相同工作速率下，功耗不到 LVPECL 的三分之一； CML 和 LVPECL 差分對擺幅相對較大，且內部三極管工作于非飽和狀態(tài)，功耗較大，基于結構上的差 異，CML 的功耗低于 LVPECL。 工作速率：由于 CML 和 LVPECL 內部三極管工作于非飽和狀態(tài)，邏輯翻轉速率高，能支持更高的數據 速率；同時，由于 LVDS 差分對的輸入擺幅較�。↙VDS 為 100mV，LVPECL 為 310mV，CML 為 400mV； 輸出擺幅：LVDS 為 350mV，LVPECL 為 800mV，CML 為 800mV），噪聲容限較小，不利于高速傳輸。 耦合方式：都支持直流耦合和交流耦合。 BZXL系列,表貼六腳晶體振蕩器，差分信號輸出 產品特點： ●體積小，重量輕. ●可靠性高，抗振動、抗沖擊能力強 ●寬工作溫度范圍（-55°C~+125°C ） ●工作電壓1.8V,2.5V，3.3V ●超低抖動性能 ●密封陶瓷封裝 應用范圍： ●軍用通信 、飛行控制 ●各類測試儀器設備 ●汽車、兵器、船舶 ●計算機、無線基站 ●航空、航天產品