PT7C4512WEX 時鐘合成器/抖動清除器 PLL Clock Multiplier

特征 零ppm乘法誤差 輸入晶體頻率為5 - 40 MHz 輸入時鐘頻率為4 - 50兆赫 輸出時鐘頻率高達200 MHz 低周期抖動80ps(100～200 MHz) 高達160MHz輸出時鐘的45/55%占空比  9可選頻率由S0、S1引腳控制 工作電壓為3.0至5.5V 無鉛SOIC-8封裝 描述 這種時鐘倍頻器是最具成本效益的方式 從產(chǎn)生高質(zhì)量、高頻時鐘輸出 低頻晶振或時鐘輸入。它旨在 取代大多數(shù)電子系統(tǒng)中的晶體振蕩器，時鐘 低輸出的乘法器和頻率轉換裝置 抖動。該器件實現(xiàn)了標準的基本模式 使用PLL技術和廉價的晶體來產(chǎn)生 輸出時鐘最高可達200 MHz。 內(nèi)部邏輯除法器產(chǎn)生9個不同的 流行的乘法因子，允許一個芯片輸出 很多常見的頻率。