MX25L51245GMI-08G，3V，512M快閃存儲(chǔ)器
1.特點(diǎn)
•支持串行外圍接口——模式0和
模式3
•單電源操作
-2.7至3.6伏用于讀取、擦除和編程操作
•512Mb:536870912 x 1位結(jié)構(gòu)或
268435456 x 2位（兩個(gè)I/O模式）結(jié)構(gòu)或
134217728 x 4位（四輸入/輸出模式）結(jié)構(gòu)
•協(xié)議支持
-單輸入/輸出、雙輸入/輸出和四輸入/輸出
•從-1V到Vcc+1V，閂鎖保護(hù)至100mA
•SPI模式的快速讀取
-支持所有時(shí)鐘頻率高達(dá)166MHz
協(xié)議
-支持快速讀取，2READ，DREAD，4READ，
QREAD指令
-支持DTR（雙倍傳輸速率）模式
-用于快速讀取的可配置偽循環(huán)數(shù)
•提供四外設(shè)接口（QPI）
•每個(gè)扇區(qū)有4K字節(jié)的相等扇區(qū)或相等塊
每個(gè)具有32K字節(jié)或具有64K字節(jié)的相等塊
每個(gè)
-任何塊都可以單獨(dú)擦除
•編程：
-256字節(jié)頁(yè)面緩沖區(qū)
-四輸入/輸出頁(yè)面程序（4PP）以增強(qiáng)
程序性能
•典型的100000次擦除/編程周期
•20年數(shù)據(jù)重述
軟件功能
輸入數(shù)據(jù)格式
-1字節(jié)命令代碼
•高級(jí)安全功能
-塊鎖定保護(hù)
BP0-BP3和T/B狀態(tài)位定義大小
受保護(hù)區(qū)域的程序和
擦除指令
-先進(jìn)的扇區(qū)保護(hù)功能（固態(tài)和
密碼保護(hù)）
•額外的4K位安全OTP
-功能唯一標(biāo)識(shí)符
-工廠鎖定可識(shí)別，客戶鎖定
•命令復(fù)位
•編程/擦除掛起和恢復(fù)操作
•電子識(shí)別
-JEDEC 1字節(jié)的制造商ID和2字節(jié)的設(shè)備ID
-1字節(jié)設(shè)備ID的RES命令
-用于1字節(jié)制造商ID和
1字節(jié)的設(shè)備ID
•支持串行閃存可發(fā)現(xiàn)參數(shù)
（SFDP）模式
硬件功能
SCLK輸入
-串行時(shí)鐘輸入
•SI/SIO0
-的串行數(shù)據(jù)輸入或串行數(shù)據(jù)輸入/輸出
2 x I/O讀取模式和4 x I/O讀取方式
•SO/SIO1
-串行數(shù)據(jù)輸出或串行數(shù)據(jù)輸入/輸出
用于2 x I/O讀取模式和4 x I/O讀取方式
•WP#/SIO2
-硬件寫保護(hù)或串行數(shù)據(jù)輸入/
4 x I/O讀取模式的輸出
•重置#/SIO3
-硬件復(fù)位引腳或串行輸入和輸出
4 x I/O讀取模式
•包裝
-16針SOP（300mil）
-8地WSON（8x6mm）
-24球BGA（5x5球陣列）
2. GENERAL DESCRIPTION
MX25L51245G is 512Mb bits serial Flash memory, which is configured as 67,108,864 x 8 internally. When it is in
two or four I/O mode, the structure becomes 268,435,456 bits x 2 or 134,217,728 bits x 4. MX25L51245G feature
a serial peripheral interface and software protocol allowing operation on a simple 3-wire bus while it is in single I/O
mode. The three bus signals are a clock input (SCLK), a serial data input (SI), and a serial data output (SO). Serial
access to the device is enabled by CS# input.
When it is in two I/O read mode, the SI pin and SO pin become SIO0 pin and SIO1 pin for address/dummy bits
input and data output. When it is in four I/O read mode, the SI pin, SO pin, WP# and RESET# pin become SIO0
pin, SIO1 pin, SIO2 pin and SIO3 pin for address/dummy bits input and data output.
The MX25L51245G MXSMIO
(Serial Multi I/O) provides sequential read operation on whole chip.
After program/erase command is issued, auto program/erase algorithms which progr
5.方框圖
現(xiàn)貨庫(kù)存
MX25L51245GMI-08G
MX25L51245GMI-10G
MX25L51245GZ2I-08G
MX25L51245GZ2I-10G
MX35LF1GE4AB-Z4I
MX30LF1G18AC-TI
MX30LF4G18AC-TI
MX30LF4G28AD-TI
GD25Q16CSJGR
GD25Q16ETIGR
GD25Q16ESIGR
GD25Q127CSIGR
GD25Q40ETIGR
GD5F1GQ5UEYIG
GD25Q64ESIGR
