AlexNet圖像和內(nèi)核大小配置了MLP_Conv2D設(shè)計(jì)，但是2D卷積是一個(gè)通用過(guò)程，因此可以重新配置該設(shè)計(jì)并使其適應(yīng)許多不同的2D方法。

2D卷積的一般原理是在圖像（實(shí)際上是另一個(gè)2D矩陣）上傳遞內(nèi)核（2D矩陣）。

AlexNet輸入圖像為227×227;但是，此圖像的stride為4（在計(jì)算之間內(nèi)核移動(dòng)了四個(gè)像素）。此過(guò)程導(dǎo)致輸出結(jié)果矩陣為54×54= 2916個(gè)結(jié)果。因此，對(duì)于一幅圖像需要363×2916 =1,058,508次乘法；即處理一個(gè)圖像需要進(jìn)行一百萬(wàn)次以上的累加運(yùn)算。

設(shè)計(jì)被安排為使用與兩個(gè)NAP相關(guān)聯(lián)的四列MLP。第一列和最后一列都使用14個(gè)MLP，剩下兩個(gè)MLP位置分別用于輸入和輸出FIFO。中間兩列使用所有16個(gè)可用的MLP。各列的排列方式是使第一列（底部具有輸入FIFO存儲(chǔ)器）與NAP相鄰，以改善時(shí)序。

在全芯片構(gòu)建中使用40個(gè)實(shí)例時(shí)，盡力使每個(gè)實(shí)例都使用NAP與內(nèi)存進(jìn)行通信。結(jié)果，F(xiàn)Max仍能達(dá)到750MHz，并使用掉芯片中的所有80個(gè)NAP以及94％的MLP和BRAM72K。

BRAM在寫(xiě)側(cè)配置為72位，而讀取設(shè)置為144位。在操作期間，僅將96位用作內(nèi)核權(quán)重，即讀取為4個(gè)權(quán)重×3層×8位。

初始圖像數(shù)據(jù)從NAP讀取到輸入FIFO中，該輸入FIFO用于將圖像存儲(chǔ)為一系列行。盡管此輸入存儲(chǔ)器被列為FIFO，但仍可作為可重復(fù)讀取的FIFO，因?yàn)榭梢远啻螐闹凶x取行。該存儲(chǔ)器配置為144位寬，僅使用96位，由兩個(gè)BRAM72K組成。

每個(gè)字由4個(gè)像素×3層×8位組成。初始化時(shí)，將讀取足夠的行以匹配內(nèi)核中的行數(shù)加上垂直跨步所需的行數(shù)。

深圳市慈安科技有限公司http://cakj.51dzw.com