摘　要：介紹了基于浮點(diǎn)dsp處理器與雙cmos攝像頭的數(shù)字圖像采集處理系統(tǒng),探討了系統(tǒng)的基本原理和設(shè)計(jì)方法,并給出了系統(tǒng)的實(shí)現(xiàn)方案。在該系統(tǒng)中,數(shù)據(jù)采集由兩個(gè)相互獨(dú)立的cmos攝像頭完成,并由dsp進(jìn)行圖像處理,fpga協(xié)同dsp完成時(shí)序邏輯控制和組合邏輯控制。處理后的圖像可以通過(guò)1394接口輸出。該系統(tǒng)主要由fpga和dsp實(shí)現(xiàn),設(shè)計(jì)靈活,具有很強(qiáng)的重構(gòu)性。

     關(guān)鍵詞：圖像 圖像處理 dsp fpga ieee1394

     傳統(tǒng)的數(shù)字圖像處理通常采用圖像采集卡,將模擬電視信號(hào)轉(zhuǎn)換成數(shù)字信號(hào),然后由pc機(jī)進(jìn)行軟處理。這樣不僅不夠靈活,處理能力也受到pc機(jī)和軟件的限制。隨著cmos成像芯片工藝的改進(jìn)和數(shù)字信號(hào)處理器功能的提升,使得數(shù)據(jù)量與計(jì)算量較大的圖像硬處理成為可能。本文詳細(xì)介紹了通過(guò)兩路cmos攝像頭采集圖像,以浮點(diǎn)dsp為核心處理器,采用60萬(wàn)門fpga實(shí)現(xiàn)邏輯控制的數(shù)字圖像采集處理系統(tǒng)的設(shè)計(jì)原理和實(shí)現(xiàn)方法。本系統(tǒng)所采用的芯片與器件,在保證性能的同時(shí),兼顧低功耗,整個(gè)系統(tǒng)可以由1394線纜供電。

    1 原理概述

     整個(gè)系統(tǒng)的原理框圖如圖1所示。系統(tǒng)上電后,fpga配置子板把配置文件加載到fpga中。dsp由外部 flash引導(dǎo),通過(guò)fpga先設(shè)置1394接口芯片的內(nèi)部寄存器,再通過(guò)i2c總線設(shè)置攝像頭1、2的控制寄存器。fpga提供攝像頭的工作時(shí)序和圖像序列的讀寫時(shí)序。云臺(tái)在dsp的控制下可以上下左右調(diào)整,捕捉感興趣的目標(biāo)。8片1mb的sram作為兩路攝像頭的數(shù)據(jù)存儲(chǔ)器,16mb的sdram則充當(dāng)dsp的外部數(shù)據(jù)緩沖。處理后的圖像既可以直接輸出至lcd進(jìn)行顯示,也可以通過(guò)1394總線傳送至pc機(jī)。

    圖1 數(shù)字圖像采集處理系統(tǒng)原理框圖

    2系統(tǒng)設(shè)計(jì)

     整個(gè)系統(tǒng)由三部分構(gòu)成:圖像采集模塊、圖像處理模塊和圖像傳輸模塊。

    2.1 圖像采集模塊

     該模塊主要由兩組cmos攝像頭和云臺(tái)組成。該模塊的接口信號(hào)見(jiàn)圖2。

    圖2 圖像采集模塊連接圖

     攝像頭采用韓國(guó)現(xiàn)代的hv7131r和五層玻璃透鏡。hv7131r采用0.3μm的cmos工藝,有效像素30萬(wàn),功耗低于90mw,具有曝光控制、增益控制和白平衡處理等功能,最大幀率30fps@vga。通過(guò)標(biāo)準(zhǔn)的i2c接口設(shè)置hv7131r的內(nèi)部寄存器,可以調(diào)節(jié)圖像的曝光時(shí)間、分辨率、幀率、rgb增益、鏡像等。hv7131r輸出10位的rgb原始數(shù)據(jù),本系統(tǒng)采用了其中的高8位。多層玻璃透鏡可以濾除波長(zhǎng)大于630nm的紅外線,并采用超焦距對(duì)焦方式,最小成像距離為3cm。

     攝像頭借助云臺(tái)跟蹤運(yùn)動(dòng)目標(biāo),水平旋轉(zhuǎn)范圍為-180°～180°;垂直旋轉(zhuǎn)范圍為-45°～45°。

     考慮到運(yùn)動(dòng)圖像處理至少需要3幀的序列圖像,每組攝像頭配備了4片ram。3片做數(shù)據(jù)采集緩沖,1片存儲(chǔ)dsp處理后的結(jié)果。

    2.2 圖像處理模塊

     該模塊由dsp、fpga和數(shù)據(jù)緩存器組成。

    2.2.1 主要器件的選型

     dsp主要完成的功能有:

     (1)加電自舉,初始化1394接口芯片;

     (2)通過(guò)i2c接口設(shè)置攝像頭的寄存器;

     (3)對(duì)圖像進(jìn)行預(yù)處理,提高成像質(zhì)量;

     (4)控制云臺(tái)的轉(zhuǎn)動(dòng),實(shí)現(xiàn)運(yùn)動(dòng)目標(biāo)的跟蹤。

     fpga在本系統(tǒng)中的作用有:

     (1)提供圖像采集、存儲(chǔ)與傳輸?shù)墓ぷ鲿r(shí)序;

     (2)協(xié)同dsp實(shí)現(xiàn)復(fù)雜的組合邏輯控制電路;

     (3)實(shí)現(xiàn)標(biāo)準(zhǔn)的vga接口,外接lcd顯示器。

     基于以上要求,本系統(tǒng)采用ti公司的32位浮點(diǎn)dsp tms320c6711b。6711b采用改進(jìn)的哈佛總線結(jié)構(gòu),主頻為150mhz,內(nèi)部集成硬件乘法器和累加器,采用流水線velocititm甚長(zhǎng)指令字(vliw)指令,具有豐富的片上外設(shè),并有專門針對(duì)數(shù)字信號(hào)處理的指令系統(tǒng),運(yùn)算能力可達(dá)1200mflops,適用于計(jì)算量大、實(shí)時(shí)性高的數(shù)字圖像處理領(lǐng)域。fpga 則采用altera公司apex系列的ep20k600ebc652。ep20k600ebc652具有高速度(622mhz的數(shù)據(jù)速率)、高密度(有效邏輯60萬(wàn)門)、低噪聲和低功耗的特點(diǎn)。有4個(gè)pll、480個(gè)低電壓差分信號(hào)(lvds)的i/o口,工作電壓為2.5v和1.8v。

    2.2.2 圖像的預(yù)處理

     運(yùn)動(dòng)目標(biāo)檢測(cè)與跟蹤、目標(biāo)的識(shí)別與提取等基于圖像內(nèi)容的處理,對(duì)圖像質(zhì)量要求較高