來(lái)源：《電子技術(shù)應(yīng)用》

摘要：為適應(yīng)我國(guó)高速列車(chē)自動(dòng)控制系統(tǒng)發(fā)展的需要，提出采用雙cpu加fpga的系統(tǒng)設(shè)計(jì)方案，實(shí)現(xiàn)移頻信號(hào)發(fā)送。在保證移頻信號(hào)高相位精度的前提下，實(shí)現(xiàn)系統(tǒng)的自動(dòng)多載頻信號(hào)切換和實(shí)時(shí)故障檢測(cè)。 關(guān)鍵詞：cpu fpga 移頻 故障檢測(cè) 移頻信號(hào)全稱為移鍵控信號(hào)（frequency-shift keying），利用高頻信號(hào)承載低頻信號(hào)，具有抗干擾能力強(qiáng)、傳輸距離遠(yuǎn)等優(yōu)點(diǎn)，是現(xiàn)代鐵路機(jī)車(chē)行駛中的速度控制信號(hào)。它可以準(zhǔn)確確定列車(chē)的位置，與鐵路機(jī)車(chē)安全運(yùn)行有密切的關(guān)系。為確保信號(hào)接收系統(tǒng)接收到準(zhǔn)確、實(shí)時(shí)有效的信號(hào)，要求移頻信號(hào)發(fā)送系統(tǒng)在發(fā)送高精度移頻信號(hào)的同時(shí)，能夠保證自身系統(tǒng)的故障檢測(cè)。

現(xiàn)有的移頻信號(hào)發(fā)送系統(tǒng)，使用特定頻率晶振和cmos器件，頻率相位精度低、通用性差，無(wú)法實(shí)現(xiàn)多載頻信號(hào)之間的自動(dòng)切換，而且自檢能力不高，不能達(dá)到實(shí)時(shí)故障檢測(cè)，無(wú)法適應(yīng)我國(guó)高速列車(chē)發(fā)展的需要[1]。因此，設(shè)計(jì)一種新型的移頻信號(hào)發(fā)送系統(tǒng)就成為一個(gè)迫在眉睫的問(wèn)題。本文提出采用雙cpu保護(hù)下的fpga系統(tǒng)實(shí)現(xiàn)移頻信號(hào)發(fā)送的設(shè)計(jì)方案，以fpga為系統(tǒng)核心，采用固定16mhz頻率晶振，完成cpu時(shí)序控制下fpga的邏輯功能。在保證移頻信號(hào)高相位精度的前提下，實(shí)現(xiàn)了系統(tǒng)的自動(dòng)多載頻信號(hào)切換和實(shí)時(shí)故障檢測(cè)。 1 fpga芯片 本文選用的fpga芯片是xilinx公司推出的xc4005e-4ipq100,該類型芯片具有5000最大邏輯門(mén)（max logic gate），其中可配置邏輯模塊（clb）196個(gè)，以14×14矩陣結(jié)構(gòu)排列；輸入輸出模塊（iob）112個(gè)�？蓪�(shí)現(xiàn)616級(jí)觸器（flipflops），具有并行模式配置能力，存儲(chǔ)器容量為95,008 bits。使用亞微米多層金屬材料加工方法，使系統(tǒng)時(shí)鐘速率高達(dá)80mhz，而內(nèi)部執(zhí)行速率可以達(dá)到150mhz[3]。 該類型芯片在原有xc3000系列芯片的基礎(chǔ)上，增加了內(nèi)部軟啟動(dòng)結(jié)構(gòu)和時(shí)鐘驅(qū)動(dòng)輸入輸出模塊數(shù)目，并且提供了可選擇雙向ram存儲(chǔ)器。 2 系統(tǒng)設(shè)計(jì)原理 系統(tǒng)設(shè)計(jì)原理如圖1所示，該系統(tǒng)以雙cpu保護(hù)下的fpga為核心，配以輔助的前置光耦防護(hù)和后置安全與門(mén)及功率放大器。輸入為國(guó)家標(biāo)準(zhǔn)的鐵路用18路低頻信息和4種載頻觸發(fā)信號(hào)，輸出相應(yīng)的調(diào)制后高精度移頻正弦信號(hào)。其中，4種載頻可以由觸發(fā)信號(hào)直接控制，自動(dòng)切換。 fpga內(nèi)部邏輯被設(shè)計(jì)為分頻器、計(jì)數(shù)器、編碼器、存儲(chǔ)器、觸發(fā)器和電子開(kāi)關(guān)等部分。經(jīng)過(guò)邏輯組合，實(shí)現(xiàn)低載頻信息編碼、相位連接移頻信號(hào)調(diào)制和移頻信號(hào)檢測(cè)計(jì)數(shù)等三個(gè)主要功能，并接收cpu的控制信號(hào)，完成與cpu間的數(shù)據(jù)傳輸。 圖1中雙cpu使用w78e58型單片機(jī)。主、副cpu各自獨(dú)立工作，分別向fpga發(fā)送控制信號(hào)，讀取低載頻信息編碼和移頻檢測(cè)計(jì)數(shù)結(jié)果，并以此為判據(jù)進(jìn)行移頻信號(hào)發(fā)精度檢測(cè)。發(fā)現(xiàn)誤碼情況，即時(shí)關(guān)閉安全與門(mén)，切斷移頻信號(hào)發(fā)送通道，保證故障安全。主、副cpu之間，每個(gè)程序循環(huán)周期通信一次，以確認(rèn)對(duì)方處于正常工作狀態(tài)。 3 軟件設(shè)計(jì) 3.1 移頻信號(hào)調(diào)制結(jié)構(gòu)設(shè)計(jì) 圖2示出了fpga內(nèi)部實(shí)現(xiàn)移頻信號(hào)調(diào)制的邏輯結(jié)構(gòu)。fpga芯片選用16mhz時(shí)鐘脈沖，在分頻模式的作用下得到所需要的低頻和載頻信號(hào)；運(yùn)用時(shí)鐘同步觸發(fā)器和電子開(kāi)關(guān)實(shí)現(xiàn)頻率調(diào)制過(guò)程中的沿同步，從而在保證移頻信號(hào)頻率精度前提下，實(shí)現(xiàn)了移頻信號(hào)的相位連續(xù)調(diào)制。 圖2中k（t）為低頻方波信號(hào)，g1（t）、g2（t）為載頻方波信號(hào)，clk為16mhz時(shí)鐘脈沖，cs1、cs2為電子開(kāi)關(guān)使能信號(hào)。