T491A105K025AT 間隔符起分隔文本的作用
發(fā)布時間:2020/2/8 21:34:45 訪問次數(shù):5227
t491a105k025at廣泛使用的有兩種硬件描述語言:v①hdl和Ⅴerilog。vhdl是在20世紀80年代中期由美國國防部支持開發(fā)出來的,約在同一時期,由gateway design auto-mation②公司開發(fā)出verilog。兩種hdl均為ieee標準。
由于這兩種語言的功能都很強大,在一般的應用設計中,設計者使用任何一種語言都可以完成自己的任務,但vernog的句法根源出自通用的c語言,較Ⅴhdl易學易用。所以本書以verilog為例,介紹數(shù)字電路系統(tǒng)計算機輔助設計的一般概念。
verilog的基本語法規(guī)則,為了對數(shù)字電路進行描述(常稱為建模),verilog規(guī)定了一套完整的語法結構,本節(jié)介紹verilog的基本語法規(guī)則。
間隔符verilog的間隔符包括空格符(\b)、tab鍵(\t)、換行符(\n)及換頁符。如果間隔符并非出現(xiàn)在字符串中,則該間隔符被忽略。所以編寫程序時,可以跨越多行書寫,也可以在一行內(nèi)書寫。
間隔符起分隔文本的作用,在必要的地方插入適當?shù)目崭窕驌Q行符,可以使文本錯落有致,便于閱讀與修改。
注釋符verilog支持兩種形式的注釋符,用于寫多行注釋;//為單行注釋符,以雙斜線//開始到行尾結束為注釋文字。注釋只是為了改善程序的可讀性,在編譯時不起作用。
標識符和關鍵詞,給對象(如模塊名、電路的輸人與輸出端口、變量等)取名所用的字符串稱為標識符,標識符通常由英文字母、數(shù)字、$符和下畫線組成,并且規(guī)定標識符必須以英文字母或下畫線開始,不能以數(shù)字或$符開頭。標識符是區(qū)分大小寫的。例如,clk、counter8、_net、bus工a等都是合法的標識符,2cp、$latch、a米b則是非法的標識符;a和a是兩個不同的標識符。
關鍵詞是verilog本身規(guī)定的特殊字符串,用來定義語言的結構,通常為小寫的英文字符串。例如,module、endmodule、input、output、wire、reg、and等都是關鍵詞。關鍵詞不能作為標識符使用。本書為清晰起見,將關鍵詞以粗體字印刷,但這不是語言本身所要求的。
字母Ⅴ系Ⅴerv high speed intcgrated circuit的縮寫。
該公司于1989年被cadencc公司收購。
硬件描述語言hdl基礎,parameterbit=1, byte=8, pi=3.14;paraimleterdelay=(byte+bit)/2;
字符串是雙撇號內(nèi)的字符序列,但字符串不允許分成多行書寫。在表達式和賦值語句中,字符串要轉換成無符號整數(shù),用一串8位asci1碼表示,每一個8位ascii碼代表一個字符。例如:字符串″ab″等價于16′h5758。存儲字符串″internal error″,需要定義8×14位的變量。
變量的數(shù)據(jù)類型,在程序運行過程中其值可以改變的量稱為變量。在Ⅴerilog中,變量有兩大類數(shù)據(jù)類型:一類是線網(wǎng)類型①,另一類是寄存器類型②。
線網(wǎng)類型是硬件電路中元件之間實際連線的抽象。線網(wǎng)類型變量的值由驅動元件的值決定。例如,圖2.3.1所示線網(wǎng)l跟與門g1的輸出相連,線網(wǎng)l的值由與門的驅動信號a和b所決定,即l=a&b。a、b的值發(fā)生變化,線網(wǎng)l的值會立即跟著變化。當線網(wǎng)型變量,a被定義后,沒有被驅動元件驅動時,線網(wǎng)的默認值為高阻g1態(tài)z(線網(wǎng)trireg除外,它的默認值為x)。
常用的線網(wǎng)類型由關鍵詞wire定義。如果沒有明確地圖2.3.1 線網(wǎng)示說明線網(wǎng)型變量是多位寬的矢量,則線網(wǎng)型變量的位寬為1意圖位。在verilog模塊中如果沒有明確地定義輸人、輸出變量的數(shù)據(jù)類型,則默認為是位寬為1位寬的wire型變量。wire型變量的定義格式如下:
w△e[n-1:0]變量名1,變量名2,…,變量名n;
其中,方括號內(nèi)以冒號分隔的兩個數(shù)字定義了變量的位寬,位寬的定義也可以
用[n:1]的形式定義。下面是wire型變量定義的一些例子:
wire abeclare t、fo Ⅵ ires a,b for the above circuit
Ⅵirel; declare net l for the above circuit
wire [7:0] databus;//8¨bit bus
wire [32:1] busa,busb,busc;3 buses of 32ˉbit width
線網(wǎng)類型除wire外,還有wand、wor、tri、triand、trior、trireg等。
寄存器類型,“線網(wǎng)類型”是英文net type的譯稱。
“寄存器類型”是英文register tvpe的譯稱。
深圳市唯有度科技有限公司http://wydkj.51dzw.com/
t491a105k025at廣泛使用的有兩種硬件描述語言:v①hdl和Ⅴerilog。vhdl是在20世紀80年代中期由美國國防部支持開發(fā)出來的,約在同一時期,由gateway design auto-mation②公司開發(fā)出verilog。兩種hdl均為ieee標準。
由于這兩種語言的功能都很強大,在一般的應用設計中,設計者使用任何一種語言都可以完成自己的任務,但vernog的句法根源出自通用的c語言,較Ⅴhdl易學易用。所以本書以verilog為例,介紹數(shù)字電路系統(tǒng)計算機輔助設計的一般概念。
verilog的基本語法規(guī)則,為了對數(shù)字電路進行描述(常稱為建模),verilog規(guī)定了一套完整的語法結構,本節(jié)介紹verilog的基本語法規(guī)則。
間隔符verilog的間隔符包括空格符(\b)、tab鍵(\t)、換行符(\n)及換頁符。如果間隔符并非出現(xiàn)在字符串中,則該間隔符被忽略。所以編寫程序時,可以跨越多行書寫,也可以在一行內(nèi)書寫。
間隔符起分隔文本的作用,在必要的地方插入適當?shù)目崭窕驌Q行符,可以使文本錯落有致,便于閱讀與修改。
注釋符verilog支持兩種形式的注釋符,用于寫多行注釋;//為單行注釋符,以雙斜線//開始到行尾結束為注釋文字。注釋只是為了改善程序的可讀性,在編譯時不起作用。
標識符和關鍵詞,給對象(如模塊名、電路的輸人與輸出端口、變量等)取名所用的字符串稱為標識符,標識符通常由英文字母、數(shù)字、$符和下畫線組成,并且規(guī)定標識符必須以英文字母或下畫線開始,不能以數(shù)字或$符開頭。標識符是區(qū)分大小寫的。例如,clk、counter8、_net、bus工a等都是合法的標識符,2cp、$latch、a米b則是非法的標識符;a和a是兩個不同的標識符。
關鍵詞是verilog本身規(guī)定的特殊字符串,用來定義語言的結構,通常為小寫的英文字符串。例如,module、endmodule、input、output、wire、reg、and等都是關鍵詞。關鍵詞不能作為標識符使用。本書為清晰起見,將關鍵詞以粗體字印刷,但這不是語言本身所要求的。
字母Ⅴ系Ⅴerv high speed intcgrated circuit的縮寫。
該公司于1989年被cadencc公司收購。
硬件描述語言hdl基礎,parameterbit=1, byte=8, pi=3.14;paraimleterdelay=(byte+bit)/2;
字符串是雙撇號內(nèi)的字符序列,但字符串不允許分成多行書寫。在表達式和賦值語句中,字符串要轉換成無符號整數(shù),用一串8位asci1碼表示,每一個8位ascii碼代表一個字符。例如:字符串″ab″等價于16′h5758。存儲字符串″internal error″,需要定義8×14位的變量。
變量的數(shù)據(jù)類型,在程序運行過程中其值可以改變的量稱為變量。在Ⅴerilog中,變量有兩大類數(shù)據(jù)類型:一類是線網(wǎng)類型①,另一類是寄存器類型②。
線網(wǎng)類型是硬件電路中元件之間實際連線的抽象。線網(wǎng)類型變量的值由驅動元件的值決定。例如,圖2.3.1所示線網(wǎng)l跟與門g1的輸出相連,線網(wǎng)l的值由與門的驅動信號a和b所決定,即l=a&b。a、b的值發(fā)生變化,線網(wǎng)l的值會立即跟著變化。當線網(wǎng)型變量,a被定義后,沒有被驅動元件驅動時,線網(wǎng)的默認值為高阻g1態(tài)z(線網(wǎng)trireg除外,它的默認值為x)。
常用的線網(wǎng)類型由關鍵詞wire定義。如果沒有明確地圖2.3.1 線網(wǎng)示說明線網(wǎng)型變量是多位寬的矢量,則線網(wǎng)型變量的位寬為1意圖位。在verilog模塊中如果沒有明確地定義輸人、輸出變量的數(shù)據(jù)類型,則默認為是位寬為1位寬的wire型變量。wire型變量的定義格式如下:
w△e[n-1:0]變量名1,變量名2,…,變量名n;
其中,方括號內(nèi)以冒號分隔的兩個數(shù)字定義了變量的位寬,位寬的定義也可以
用[n:1]的形式定義。下面是wire型變量定義的一些例子:
wire abeclare t、fo Ⅵ ires a,b for the above circuit
Ⅵirel; declare net l for the above circuit
wire [7:0] databus;//8¨bit bus
wire [32:1] busa,busb,busc;3 buses of 32ˉbit width
線網(wǎng)類型除wire外,還有wand、wor、tri、triand、trior、trireg等。
寄存器類型,“線網(wǎng)類型”是英文net type的譯稱。
“寄存器類型”是英文register tvpe的譯稱。
深圳市唯有度科技有限公司http://wydkj.51dzw.com/