Xilinx 7系列FPGA由三個新的FPGA系列組成，它們滿足各種系統(tǒng)需求，從低成本、小形狀因子、成本敏感、大容量應(yīng)用到超高端連接帶寬、邏輯容量和信號處理能力，適用于要求最高的高性能應(yīng)用程序。7個系列FPGA包括：
Kintex-7系列：優(yōu)化了價格-性能，與上一代相比提高了2X，支持了新類別的FPGA。7系列FPGA建立在最先進、高性能、低功耗(Hpl)、28 nm、高k金屬柵(HKMG)工藝技術(shù)的基礎(chǔ)上，使系統(tǒng)性能得以空前提高，I/O帶寬為2.9 TB/s，邏輯單元容量為200萬，DSP為5.3 TMAC/s，而功耗比上一代設(shè)備低50%，為ASSP和ASIC提供了完全可編程的替代方案。
關(guān)鍵特征 基于實6輸入查表(LUT)技術(shù)的先進高性能FPGA邏輯，可配置為分布式存儲器. 具有內(nèi)置FIFO邏輯的36 KB雙口塊RAM，用于片上數(shù)據(jù)緩沖. 支持DDR 3接口的高性能SelectIO™技術(shù)高達1，866 MB/s。 高速串行連接與內(nèi)置的多千兆位收發(fā)器從600 Mb/s到最高速率6.6 GB/s高達28.05 GB/s，提供了一種特殊的低功耗模式，為芯片到芯片接口進行了優(yōu)化。 一種用戶可配置的模擬接口(XADC)，包括雙12位1 Msps模擬數(shù)字轉(zhuǎn)換器和片內(nèi)熱和電源傳感器. DSP片采用25x18乘法器、48位累加器和前置加法器進行高性能濾波，包括優(yōu)化的對稱系數(shù)濾波. 強大的時鐘管理瓦(CMT)，結(jié)合鎖相環(huán)(PLL)和混合模式時鐘管理器(MMCM)的高精度和低抖動. 用于PCI Express(PCIe)的集成塊，用于最多x8 Gen3端點和根端口設(shè)計。 多種配置選項，包括對商品存儲器的支持，使用HMAC/SHA-256身份驗證的256位AES加密，以及內(nèi)置SEU檢測和校正。 低成本，線鍵，無蓋倒裝芯片，和高信號完整性的觸發(fā)器封裝，提供方便的家庭成員之間的遷移在同一包。所有包可在無鉛和選定的包在鉛選項。 設(shè)計用于高性能和最低功率28 nm，HKMG，HPL工藝，1.0V核心電壓工藝和0.9V核心電壓選擇更低的功率。Xilinx 7系列FPGA由三個新的FPGA系列組成，它們滿足各種系統(tǒng)需求，從低成本、小形狀因子、成本敏感、大容量應(yīng)用到超高端連接帶寬、邏輯容量和信號處理能力，適用于要求最高的高性能應(yīng)用程序。7個系列FPGA包括：
Kintex-7系列：優(yōu)化了價格-性能，與上一代相比提高了2X，支持了新類別的FPGA。7系列FPGA建立在最先進、高性能、低功耗(Hpl)、28 nm、高k金屬柵(HKMG)工藝技術(shù)的基礎(chǔ)上，使系統(tǒng)性能得以空前提高，I/O帶寬為2.9 TB/s，邏輯單元容量為200萬，DSP為5.3 TMAC/s，而功耗比上一代設(shè)備低50%，為ASSP和ASIC提供了完全可編程的替代方案。
關(guān)鍵特征 基于實6輸入查表(LUT)技術(shù)的先進高性能FPGA邏輯，可配置為分布式存儲器. 具有內(nèi)置FIFO邏輯的36 KB雙口塊RAM，用于片上數(shù)據(jù)緩沖. 支持DDR 3接口的高性能SelectIO™技術(shù)高達1，866 MB/s。 高速串行連接與內(nèi)置的多千兆位收發(fā)器從600 Mb/s到最高速率6.6 GB/s高達28.05 GB/s，提供了一種特殊的低功耗模式，為芯片到芯片接口進行了優(yōu)化。 一種用戶可配置的模擬接口(XADC)，包括雙12位1 Msps模擬數(shù)字轉(zhuǎn)換器和片內(nèi)熱和電源傳感器. DSP片采用25x18乘法器、48位累加器和前置加法器進行高性能濾波，包括優(yōu)化的對稱系數(shù)濾波. 強大的時鐘管理瓦(CMT)，結(jié)合鎖相環(huán)(PLL)和混合模式時鐘管理器(MMCM)的高精度和低抖動. 用于PCI Express(PCIe)的集成塊，用于最多x8 Gen3端點和根端口設(shè)計。 多種配置選項，包括對商品存儲器的支持，使用HMAC/SHA-256身份驗證的256位AES加密，以及內(nèi)置SEU檢測和校正。 低成本，線鍵，無蓋倒裝芯片，和高信號完整性的觸發(fā)器封裝，提供方便的家庭成員之間的遷移在同一包。所有包可在無鉛和選定的包在鉛選項。 設(shè)計用于高性能和最低功率28 nm，HKMG，HPL工藝，1.0V核心電壓工藝和0.9V核心電壓選擇更低的功率。
