本文的主旨是啟發(fā)讀者去考慮電子芯片集成度提高對終測或生產(chǎn)測試的影響。特別的，射頻(RF)芯片測試方法的主要轉(zhuǎn)移變得越來越可行。一些關(guān)于生產(chǎn)測試的關(guān)鍵項目將在這里進行討論。它們是：系統(tǒng)級測試：RF晶園探針測試；SIP相對SOC的架構(gòu)；設(shè)計人員的新的責(zé)任：RF內(nèi)置自檢(BIST);對于測試系統(tǒng)構(gòu)架的影響。
系統(tǒng)級測試
現(xiàn)代高集成度的芯片有著“射頻到比特流”(“RF-to-bits”)或“射頻到模擬基帶”的構(gòu)架。射頻部分集成度提高帶來最大的沖擊之一是測試模式的轉(zhuǎn)移，即使得系統(tǒng)級的測試成為可能。系統(tǒng)級測試有優(yōu)點也有缺點，最大的優(yōu)點是可以減少測試時間，最大的缺點是它目前并沒有被業(yè)界廣泛接受。而且，這是一個非常有爭議的題目。系統(tǒng)級測試基本上是根據(jù)被測件(DUT)將要使用的功能進行測試。它非常類似在數(shù)字調(diào)制中的通過／不一通過(go／no-go)測試，如比特誤碼率(BER)和矢量誤差幅度(EVM)測試。這種測試通過使用帶有數(shù)字調(diào)制信息的信號來模擬無線芯片在天線端接收的信號或有線RF芯片的輸入信號宋達到測試目的。
傳統(tǒng)上，連續(xù)波(CW)，單音或雙音(Twotone)信號被廣泛用來進行RF測試。這些測試方法被使用是因為簡單獨立的RF芯片結(jié)構(gòu)(如RF輸入和RF輸出)。由于這些獨立的結(jié)構(gòu)被整合，那么最終的芯片結(jié)構(gòu)將變得擁擠和復(fù)雜。一些反對系統(tǒng)級測試者認為人們在R&D階段無法花費足夠的時間去考慮是否所有的測試能夠保證抓出芯片中所有出問題的部分。為了解決這個問題，同時保證盡量少的測試時間，目前所有的這些系統(tǒng)級測試把傳統(tǒng)的功能測試(FunctionalTesting)加入進來作為補充。當(dāng)產(chǎn)品成熟或設(shè)計和制造者的信心增加時，這些功能測試的數(shù)量可以逐漸減少。
一般信息
數(shù)據(jù)列表
ADG714,715
標(biāo)準(zhǔn)包裝
1,000
包裝
標(biāo)準(zhǔn)卷帶
零件狀態(tài)
有源
類別
集成電路（IC）
產(chǎn)品族
接口 - 模擬開關(guān)，多路復(fù)用器，多路分解器
規(guī)格
開關(guān)電路
SPST - 常開
多路復(fù)用器/解復(fù)用器電路
1:1
電路數(shù)
8
導(dǎo)通電阻（最大值）
4.5 歐姆
電壓 -電源，單（V+）
2.7V ~ 5.5V
電壓 - 電源，雙（V±）
±2.5V
開關(guān)時間（Ton, Tof）（最大值）
20ns，8ns（標(biāo)準(zhǔn)）
-3db 帶寬
155MHz
電荷注入
3pC
溝道電容 （CS(off），CD（off））
11pF，11pF
電流 - 漏泄（IS（off））（最大值）
100pA
串?dāng)_
-90dB @ 1MHz
工作溫度
-40°C ~ 85°C（TA）
封裝/外殼
24-TSSOP（0.173"，4.40mm 寬）
器件封裝
24-TSSOP
