MT48LC8M16A2P-7E IT:LSDR SDRAM
MT48LC8M16A2P-7E IT:L特征
•符合PC100和PC133
•完全同步；所有信號記錄為陽性
系統時鐘邊沿
•內部管道操作；列地址可以
每個時鐘周期更改
•用于隱藏行訪問/預充電的內部銀行
•可編程突發長度（BL）：1、2、4、8或完整
頁
•自動預充電，包括并行自動預充電
和自動刷新模式
•自刷新模式：標準和低功耗
（在AT設備上不可用）
•自動刷新
–64ms，4096周期刷新（商用和
工業）
–16ms，4096次循環刷新（汽車）
•LVTTL兼容輸入和輸出
•單個3.3V±0.3V電源
選項標記
•配置
–32兆x 4（8兆x 4 x 4排）1 32M4
–16兆x 8（4兆x 8 x 4排）16M8
–8兆x 16（2兆x 16 x 4排）8M16
•寫入恢復（t
WR）
–噸
WR=2氯A2
選項標記
•塑料包裝-OCPL2
–54針TSOP II（400密耳）TG
–54針TSOP II（400密耳）無鉛P
–60球TFBGA（8毫米x 16毫米）FB1
–60球TFBGA（8mm x 16mm）無鉛
第1頁
–54球VFBGA（僅x16）（8毫米x
8毫米）
功能4
–54球VFBGA（僅x16）（8毫米x
8mm）無鉛
B4型
•計時-循環時間
–7.5ns@CL=3（PC133）-753
–7.5ns@CL=2（PC133）-7E
–6.0ns@CL=3（僅x16）-6A
•自我刷新
–標準無
–低功率L3
•修訂：G/：L
•工作溫度范圍
–商業（0˚C至+70˚C）無
–工業（-40˚C至+85˚C）IT
–汽車（-40˚C至+105˚C）AT1
一般說明
128Mb SDRAM是一種高速CMOS動態隨機存取存儲器，包含134217728位。它在內部配置為具有同步接口的四組DRAM（所有信號都記錄在時鐘信號CLK的正邊緣）。
x4的33554432個位組中的每一個都被組織為4096行乘2048列乘4
位。x8的33554432比特組中的每一個被組織為4096行乘1024列b8比特。x16的33554432位組中的每一個都被組織為4096行乘512列
乘以16位。
