K4A8G085WC-BIWE 8GBDDR4 SDRAM
8Gb DDR4 SDRAM C-die被組織為64Mbit x8 I/ o x 16banks設備。該同步器件實現高速雙數據速率傳輸速率高達3200Mb/秒/引腳(DDR4-3200)，適用于一般應用。
該芯片設計符合以下關鍵DDR4 SDRAM功能，如貼出CAS，可編程CWL，內部(自)校準。使用ODT引腳和異步復位的芯片終止。所有的控制和地址輸入與一對外部提供的差分時鐘同步。輸入鎖存于差分時鐘的交叉點(CK上升和CK下降)。所有/ o都以源同步方式與一對雙向頻閃(DQS和DQS)同步。地址總線用于以RAS/CAS多路復用方式傳遞行、列和銀行地址信息。DDR4器件采用單電源1.2V (1.14V-1.26V)和1.2V (1.14V~1.26V)。8Gb DDR4 C-die器件采用78ball FBGAs(x8)。
JEDEC標準1.2V (114V~1.26V)
vdo = 1.2V (1.14V-1.26V)
800 MHz fck為1600Mb/秒/引腳，933 MHz fck為1866Mb/秒/引腳。1067MHz fck為2133Mb/sec/pin, 1200MHz fck為2400Mb/sec/pin, 1333mhz fck為2666Mb/sec/pin, 1467MHz fck為2933Mb/sec/pin,1600MHz fck為3200Mb/sec/pin
可編程CAS延遲(發布CAS)10,11,12,13,14,15,16,17,18,19,20,21,22,24可編程附加延遲:0,CL-2或CL-1時鐘
可編程CAS寫時延(CWL)= 911(DDR4-1600)、10,12(DDR4-1866)、11,14(DDR4-2133)、12,16(DDR4-2400)、14.18(DDR42666)和16.20(DDR4-3200)
8位預取
突發長度:8,4與tCCD = 4，不允許無縫讀寫(無論是在飛行中使用A12或MRS)雙向差分數據
內部(自)校準:通過ZQ引腳進行內部自校準(RZQ: 240歐姆:1%)
使用ODT引腳的模具端接
平均刷新周期7.8us低于TcASE 85°C, 3.9us在85”C < TcASE < 95°C
支持工業溫度(-40 ~ 95℃)tREFI 7.8us在-40℃STCASE S 85°CtREFI 3.9us在85℃< TCASE S 95℃
支持連接測試模式(TEN)
異步復位
包裝:78個球FBGA - x8
所有無鉛產品均符合RoHS標準
所有產品均不含鹵素
CRC(循環冗余校驗)讀/寫數據安全命令地址奇偶校驗
數據總線反轉
減速模式
POD (Pseudo Open Drain)數據輸入/輸出接口
數據輸入的內部VREF
DRAM激活電源外部VPP
支持PPR和sPPR
