H5AN8G6NCJR-VKC支持ZQ校準
•支持TDQS(終止數(shù)據頻閃)(僅限x8)•支持寫入Levelization
•8位預取
•本產品符合RoHS指令。
•內部Vref DQ電平生成是可用的
•所有速度等級都支持寫CRC
•支持最省電模式
•TCAR(溫度控制自動刷新)模式
支持
•LP ASR(低功耗自動刷新)模式支持端口
•支持細粒度刷新
•支持每個DRAM可尋址
•減速模式(1/2速率，1/4速率)的支持
•可編程的讀和寫的序言支持
•支持自刷新中止
•CA奇偶校驗(命令/地址奇偶校驗)模式為sup端口
•采用銀行分組，CAS對CAS時延
(tCCD_L, tCCD_S)為銀行間相同或不同
可以訪問銀行組
•支持DBI(數(shù)據總線反轉)(x8)
•本產品由半片8Gb芯片組成
•A15地址引腳固定為Low或High
•僅支持X8模式
•tRFC2min和tRFC4min的規(guī)格值比
普通4Gb芯片
H5AN8G6NCJR-VKCVdd = vddq = 1.2v +/- 0.06v
•全差分時鐘輸入(CK, CK)操作
•差分數(shù)據頻閃(DQS, DQS)
•芯片上DLL對齊DQ, DQS和DQS轉換與CK
過渡
•DM掩碼在上升和下降時都寫入數(shù)據
數(shù)據頻閃器的邊緣
•所有地址和控制輸入，除了數(shù)據，數(shù)據
頻閃器和數(shù)據掩模鎖在上升邊緣
時鐘
•可編程CAS延遲9,10,11,12,13,14,15，
支持16、17、18、19、20
•可編程添加延遲0,CL-1和CL-2
支持(僅x4/x8)
•可編程CAS寫延遲(CWL) = 9,10,11，
12、14、16、18
•可編程爆發(fā)長度4/8與啃咬
順序和交錯模式
•BL開關在飛行中
•16家銀行
•平均刷新周期(0℃~ 95℃)
在0℃~ 85℃時- 7.8µs
在85℃~ 95℃時- 3.9µs
•JEDEC標準78ball FBGA(x4/x8)， 78ball FBGA(x16)
•司機強度由MRS選擇
•支持動態(tài)上模終止
•兩種終止狀態(tài)，如RTT_PARK和
RTT_NOM可通過ODT引腳切換
•支持異步復位引腳
