MT41K128M16JT-107:K

DDR3 SDRAM采用雙數(shù)據(jù)速率架構(gòu)，實(shí)現(xiàn)高速運(yùn)行。
雙數(shù)據(jù)速率體系結(jié)構(gòu)是一種8n預(yù)取體系結(jié)構(gòu)，其接口de簽名用于在I/O引腳上每個時鐘周期傳輸兩個數(shù)據(jù)字。一次讀或?qū)?br /> DDR3 SDRAM的操作有效地由內(nèi)部DRAM核心的單個8n位寬，四個時鐘周期數(shù)據(jù)傳輸和I/O引腳的八個相應(yīng)的n位寬，一個半時鐘周期數(shù)據(jù)傳輸組成。
差分?jǐn)?shù)據(jù)頻閃(DQS, DQS#)與數(shù)據(jù)一起對外傳輸
用于DDR3 SDRAM輸入接收器的數(shù)據(jù)捕獲。DQS與數(shù)據(jù)居中對齊
對于寫道。讀取的數(shù)據(jù)由DDR3 SDRAM傳輸，并沿邊緣對齊
數(shù)據(jù)用閃光燈。
DDR3 SDRAM從差分時鐘(CK和ck#)操作。CK的交叉
走高和ck#走低被稱為CK的正邊。Control, com命令和地址信號在CK的每個正邊注冊。輸入數(shù)據(jù)注冊，注冊在WRITE前段后DQS的第一個上升沿，輸出數(shù)據(jù)引用，注冊在READ前段后DQS的第一個上升沿。
對DDR3 SDRAM的讀寫訪問是面向突發(fā)的。訪問從一個特定的選定的位置開始，并在一個已編程的
序列。訪問從ACTIVATE命令的注冊開始，然后
然后是READ或WRITE命令。注冊的地址位與
ACTIVATE命令用于選擇要訪問的銀行和行。與READ或WRITE命令一致注冊的address bits用于選擇
銀行和開始列的位置為突發(fā)訪問。
設(shè)備使用READ和WRITE BL8和BC4�？删哂凶詣宇A(yù)充功能
啟用提供自定時行預(yù)充，在爆發(fā)結(jié)束時啟動
訪問。
與標(biāo)準(zhǔn)DDR SDRAM一樣，DDR3 SDRAM的流水線式多銀行架構(gòu)
允許并發(fā)操作，從而通過隱藏行預(yù)收費(fèi)和激活時間提供高帶寬。
提供了一個自我刷新模式，以及一個省電、關(guān)機(jī)模式