封裝比的概念
發(fā)布時(shí)間:2016/9/10 17:14:24 訪問次數(shù):1494
衡量集成電路制造技術(shù)的先進(jìn)性,除了集成度(門數(shù)、最大yo數(shù)量)、電路技術(shù)、特征尺寸、MA4AGSW4電氣性能(時(shí)鐘頻率、工作電壓、功耗)外,還有集成電路的封裝。
由本節(jié)前面內(nèi)容可以看出,封裝對于集成電路起著重要的作用,新一代大規(guī)模集成電路的出現(xiàn),常常伴隨著新的封裝形式的應(yīng)用。
評價(jià)集成電路封裝技術(shù)的優(yōu)劣,重要指標(biāo)是封裝比。其計(jì)算公式如下:
封裝比=芯片面積/封裝面積
這個(gè)比值越接近1越好。在如圖2-緄所示的集成電路封裝示意圖里,芯片面積一般很小,而封裝面積則受到引腳間距的限制,難以進(jìn)一步縮小。
衡量集成電路制造技術(shù)的先進(jìn)性,除了集成度(門數(shù)、最大yo數(shù)量)、電路技術(shù)、特征尺寸、MA4AGSW4電氣性能(時(shí)鐘頻率、工作電壓、功耗)外,還有集成電路的封裝。
由本節(jié)前面內(nèi)容可以看出,封裝對于集成電路起著重要的作用,新一代大規(guī)模集成電路的出現(xiàn),常常伴隨著新的封裝形式的應(yīng)用。
評價(jià)集成電路封裝技術(shù)的優(yōu)劣,重要指標(biāo)是封裝比。其計(jì)算公式如下:
封裝比=芯片面積/封裝面積
這個(gè)比值越接近1越好。在如圖2-緄所示的集成電路封裝示意圖里,芯片面積一般很小,而封裝面積則受到引腳間距的限制,難以進(jìn)一步縮小。
上一篇:SMD引腳形狀綜述
上一篇:封裝形式的發(fā)展過程與比較
熱門點(diǎn)擊
推薦技術(shù)資料
- 繪制印制電路板的過程
- 繪制印制電路板是相當(dāng)重要的過程,EPL2010新穎的理... [詳細(xì)]
- 車載顯示技術(shù)AR
- 2 納米工藝 A18 Pro 芯片參數(shù)技術(shù)應(yīng)
- 新一代 HBM3/HBM3e
- NAND FLASH控制器芯片
- SoC芯片架構(gòu)設(shè)計(jì)
- 嵌入式存儲芯片PPI Nand
- 多媒體協(xié)處理器SM501在嵌入式系統(tǒng)中的應(yīng)用
- 基于IEEE802.11b的EPA溫度變送器
- QUICCEngine新引擎推動IP網(wǎng)絡(luò)革新
- SoC面世八年后的產(chǎn)業(yè)機(jī)遇
- MPC8xx系列處理器的嵌入式系統(tǒng)電源設(shè)計(jì)
- dsPIC及其在交流變頻調(diào)速中的應(yīng)用研究