異質(zhì)結(jié)半導(dǎo)體材料特性
發(fā)布時(shí)間:2016/11/1 20:13:38 訪問(wèn)次數(shù):8063
兩種半導(dǎo)體材料組成異質(zhì)結(jié)時(shí),由于它們的面內(nèi)晶格常數(shù)Ωl和吻的差別,在界面M12L128168A-6TG處可能產(chǎn)生懸掛鍵,懸掛鍵導(dǎo)致產(chǎn)生位錯(cuò)和界面態(tài)等缺陷,它們充當(dāng)載流子的陷阱和非輻射復(fù)合中心,從而使器件性能退化。為了減少缺陷,要求兩種材料的晶格常數(shù)盡量地接近,以便能夠晶格匹配。晶格失配度r為兩種材料的面內(nèi)晶格常數(shù)之差與它們的平均面內(nèi)晶格常一般情況下,認(rèn)為r<1%時(shí)晶格基本匹配;產(chǎn)△%時(shí)晶格失配。
異質(zhì)結(jié)界面懸掛鍵的多少與晶格失配有關(guān),單位面積上懸掛鍵的數(shù)量可以由晶格常數(shù)之差粗略估算。假設(shè)異質(zhì)結(jié)界面面積為S,兩種材料的晶格常數(shù)分別為傷1和餳,如圖3-31所示,虛線以上材料
在面積為s的平面上的晶格格點(diǎn)數(shù)為Ⅳ夕12,虛線以下材料在面積為s的平面上的晶格格點(diǎn)數(shù)為Ⅳ夕22,上下兩種材料格點(diǎn)數(shù)之差就是懸掛鍵的數(shù)量。懸掛 異質(zhì)結(jié)構(gòu)能帶形成與兩種材料的電子親和勢(shì)、禁帶寬度和功函數(shù)有關(guān)。異質(zhì)結(jié)能帶理論一般采用安德森能帶模型[11]。該模型假定:①異質(zhì)結(jié)界面處不存在界面態(tài)和偶極層;②異質(zhì)結(jié)界面兩側(cè)的空間電荷層中的空間電荷符號(hào)相反,大小相等;③異質(zhì)結(jié)界面電場(chǎng)不連續(xù),但電位移矢量連續(xù)。
兩種半導(dǎo)體材料組成異質(zhì)結(jié)時(shí),由于它們的面內(nèi)晶格常數(shù)Ωl和吻的差別,在界面M12L128168A-6TG處可能產(chǎn)生懸掛鍵,懸掛鍵導(dǎo)致產(chǎn)生位錯(cuò)和界面態(tài)等缺陷,它們充當(dāng)載流子的陷阱和非輻射復(fù)合中心,從而使器件性能退化。為了減少缺陷,要求兩種材料的晶格常數(shù)盡量地接近,以便能夠晶格匹配。晶格失配度r為兩種材料的面內(nèi)晶格常數(shù)之差與它們的平均面內(nèi)晶格常一般情況下,認(rèn)為r<1%時(shí)晶格基本匹配;產(chǎn)△%時(shí)晶格失配。
異質(zhì)結(jié)界面懸掛鍵的多少與晶格失配有關(guān),單位面積上懸掛鍵的數(shù)量可以由晶格常數(shù)之差粗略估算。假設(shè)異質(zhì)結(jié)界面面積為S,兩種材料的晶格常數(shù)分別為傷1和餳,如圖3-31所示,虛線以上材料
在面積為s的平面上的晶格格點(diǎn)數(shù)為Ⅳ夕12,虛線以下材料在面積為s的平面上的晶格格點(diǎn)數(shù)為Ⅳ夕22,上下兩種材料格點(diǎn)數(shù)之差就是懸掛鍵的數(shù)量。懸掛 異質(zhì)結(jié)構(gòu)能帶形成與兩種材料的電子親和勢(shì)、禁帶寬度和功函數(shù)有關(guān)。異質(zhì)結(jié)能帶理論一般采用安德森能帶模型[11]。該模型假定:①異質(zhì)結(jié)界面處不存在界面態(tài)和偶極層;②異質(zhì)結(jié)界面兩側(cè)的空間電荷層中的空間電荷符號(hào)相反,大小相等;③異質(zhì)結(jié)界面電場(chǎng)不連續(xù),但電位移矢量連續(xù)。
熱門點(diǎn)擊
推薦技術(shù)資料
- FU-19推挽功放制作
- FU-19是國(guó)產(chǎn)大功率發(fā)射雙四極功率電二管,EPL20... [詳細(xì)]
- 全集成直接飛行時(shí)間(dToF)傳感器
- 2025年半導(dǎo)體市場(chǎng)發(fā)展趨勢(shì)未
- GW2A系列FPGA芯片應(yīng)用參數(shù)
- DDR類儲(chǔ)存器接口解決方案
- 2.5G bps MIPI D
- 新一代 Arora-V系列FPGA產(chǎn)品詳情
- 多媒體協(xié)處理器SM501在嵌入式系統(tǒng)中的應(yīng)用
- 基于IEEE802.11b的EPA溫度變送器
- QUICCEngine新引擎推動(dòng)IP網(wǎng)絡(luò)革新
- SoC面世八年后的產(chǎn)業(yè)機(jī)遇
- MPC8xx系列處理器的嵌入式系統(tǒng)電源設(shè)計(jì)
- dsPIC及其在交流變頻調(diào)速中的應(yīng)用研究