CMOS電路中的短路情況
發(fā)布時(shí)間:2017/6/2 22:06:34 訪問次數(shù):1717
CMOS電路中的短路情況,可能會(huì)造成某一狀態(tài)下到地的一條通路,例如,圖14-15(a)中的飛管短路,當(dāng)輸人向量為01時(shí),Tl、T.、飛就構(gòu)成了Ⅵx)至地的通路, VEJ221M1VTT-1010LBY此時(shí)電源電流將突然增大。針對這樣的情況,rDDQ測試將非常有效。
CMOS電路中的交叉錯(cuò)誤同樣會(huì)引起失效,并且不能以固定錯(cuò)誤模型加以描述,尤其是對復(fù)雜的CNI(B結(jié)構(gòu)。由此可見,由于CMOS電路特殊的二元性,單純p管或n管部分的失效,給電路測試帶來更多的困難。實(shí)際證明,對CMOS集成電路的測試,最有效的方法是功能測試結(jié)合馬Jlu測試。
另外,數(shù)字集成電路中還存在一些偶發(fā)性錯(cuò)誤,可分為以下兩類。
①傳輸錯(cuò)誤:射線、電源電壓波動(dòng)等造成的數(shù)據(jù)錯(cuò)誤。
②間歇性錯(cuò)誤:電路中的某些不當(dāng)造成隨機(jī)出現(xiàn)的錯(cuò)誤。
在產(chǎn)生測試圖形時(shí)充分考慮以上的問題,以最大限度地覆蓋可能存在的失效。
CMOS電路中的短路情況,可能會(huì)造成某一狀態(tài)下到地的一條通路,例如,圖14-15(a)中的飛管短路,當(dāng)輸人向量為01時(shí),Tl、T.、飛就構(gòu)成了Ⅵx)至地的通路, VEJ221M1VTT-1010LBY此時(shí)電源電流將突然增大。針對這樣的情況,rDDQ測試將非常有效。
CMOS電路中的交叉錯(cuò)誤同樣會(huì)引起失效,并且不能以固定錯(cuò)誤模型加以描述,尤其是對復(fù)雜的CNI(B結(jié)構(gòu)。由此可見,由于CMOS電路特殊的二元性,單純p管或n管部分的失效,給電路測試帶來更多的困難。實(shí)際證明,對CMOS集成電路的測試,最有效的方法是功能測試結(jié)合馬Jlu測試。
另外,數(shù)字集成電路中還存在一些偶發(fā)性錯(cuò)誤,可分為以下兩類。
①傳輸錯(cuò)誤:射線、電源電壓波動(dòng)等造成的數(shù)據(jù)錯(cuò)誤。
②間歇性錯(cuò)誤:電路中的某些不當(dāng)造成隨機(jī)出現(xiàn)的錯(cuò)誤。
在產(chǎn)生測試圖形時(shí)充分考慮以上的問題,以最大限度地覆蓋可能存在的失效。
上一篇：干擾錯(cuò)誤
相關(guān)技術(shù)資料- 6-2CMOS電路中的短路情況
- 相關(guān)IC型號
- VEJ221M1VTT-1010LBY
- 暫無最新型號
熱門點(diǎn)擊
- 菲克(Fick)第一擴(kuò)散定律
- 界面陷阱電荷
- 氮化硅無論是晶格常數(shù)還是熱膨脹系數(shù)與硅的失配
- 磷擴(kuò)散
- 離子注入與熱擴(kuò)散比較及摻雜新技術(shù)
- 固溶體主要可分為兩類
- 離子注人降低MOS管閾值電壓
- 晶面通過一系列稱為米勒指數(shù)的三個(gè)數(shù)字組合來表
- 雙極型集成電路工藝流程
- 二氧化硅薄膜的結(jié)構(gòu)缺陷主要是氧化層錯(cuò)
推薦技術(shù)資料
- 泰克新發(fā)布的DSA830
- 泰克新發(fā)布的DSA8300在一臺(tái)儀器中同時(shí)實(shí)現(xiàn)時(shí)域和頻域分析，DS... [詳細(xì)]
- 新品4MP圖像傳感器̴
- 高性能SoC智能傳感芯片技術(shù)設(shè)
- 分立器件&無源元件選型參數(shù)技術(shù)
- SRAM存算一體芯片發(fā)展趨勢及市場應(yīng)用
- 大功率雙向 48 V-12 V DC/D C
- 單速率(Single Rate
- 多媒體協(xié)處理器SM501在嵌入式系統(tǒng)中的應(yīng)用
- 基于IEEE802.11b的EPA溫度變送器
- QUICCEngine新引擎推動(dòng)IP網(wǎng)絡(luò)革新
- SoC面世八年后的產(chǎn)業(yè)機(jī)遇
- MPC8xx系列處理器的嵌入式系統(tǒng)電源設(shè)計(jì)
- dsPIC及其在交流變頻調(diào)速中的應(yīng)用研究
公網(wǎng)安備44030402000607
