PCB中的地平面阻抗與瞬態(tài)抗干擾能力有直接影響
發(fā)布時(shí)間:2017/6/25 20:27:31 訪問(wèn)次數(shù):2456
瞬態(tài)干擾總是通過(guò)寄生電容、分布電容進(jìn)入電路內(nèi)部。在如圖6.1所示的例子中,對(duì)于SN1504026DDCR不接地設(shè)備,當(dāng)總是以共模方式出現(xiàn)的EFT/B干擾施加在電源線上時(shí),由于信號(hào)電纜與參考地之間的分布電容的存在,導(dǎo)致E田//B共模干擾電流從電源線經(jīng)PCB,最后通過(guò)電纜的分布電容人地(圖6.1中箭頭線所示)。
其中在PCB上,由于地阻抗總是較低,所以大部分電流將從PCB中的工作地上流過(guò)。由2.1.3節(jié)可知,當(dāng)干擾共模電流流過(guò)PCB時(shí),如果在兩個(gè)邏輯電路之間的地阻抗過(guò)大,將影響邏輯電路的正常工作。圖6.2是PCB中完整地平面頻率與阻抗的關(guān)系。
由圖6,2可知,一個(gè)完整(無(wú)過(guò)孔、無(wú)裂縫)的地平面,在100MHz的頻率時(shí),只有3mΩ的電阻,當(dāng)有100A的電流流過(guò)時(shí),也只會(huì)產(chǎn)生0,3Ⅴ的壓降,這對(duì)于3.3Ⅴ的T巴電平電路來(lái)說(shuō)是可以承受的。因?yàn)?.3Ⅴ的mL電平總是要在0.4Ⅴ以上的電壓下才會(huì)發(fā)生邏輯轉(zhuǎn)換,這已經(jīng)是具有相當(dāng)?shù)目垢蓴_能力了。3.3Ⅴ的T⒒電平邏輯關(guān)系如圖6.3所示。
瞬態(tài)干擾總是通過(guò)寄生電容、分布電容進(jìn)入電路內(nèi)部。在如圖6.1所示的例子中,對(duì)于SN1504026DDCR不接地設(shè)備,當(dāng)總是以共模方式出現(xiàn)的EFT/B干擾施加在電源線上時(shí),由于信號(hào)電纜與參考地之間的分布電容的存在,導(dǎo)致E田//B共模干擾電流從電源線經(jīng)PCB,最后通過(guò)電纜的分布電容人地(圖6.1中箭頭線所示)。
其中在PCB上,由于地阻抗總是較低,所以大部分電流將從PCB中的工作地上流過(guò)。由2.1.3節(jié)可知,當(dāng)干擾共模電流流過(guò)PCB時(shí),如果在兩個(gè)邏輯電路之間的地阻抗過(guò)大,將影響邏輯電路的正常工作。圖6.2是PCB中完整地平面頻率與阻抗的關(guān)系。
由圖6,2可知,一個(gè)完整(無(wú)過(guò)孔、無(wú)裂縫)的地平面,在100MHz的頻率時(shí),只有3mΩ的電阻,當(dāng)有100A的電流流過(guò)時(shí),也只會(huì)產(chǎn)生0,3Ⅴ的壓降,這對(duì)于3.3Ⅴ的T巴電平電路來(lái)說(shuō)是可以承受的。因?yàn)?.3Ⅴ的mL電平總是要在0.4Ⅴ以上的電壓下才會(huì)發(fā)生邏輯轉(zhuǎn)換,這已經(jīng)是具有相當(dāng)?shù)目垢蓴_能力了。3.3Ⅴ的T⒒電平邏輯關(guān)系如圖6.3所示。
上一篇:天線的效率是頻率的函數(shù)
上一篇:混用不同的連接器
熱門點(diǎn)擊
- 電源線上和地線上的噪聲
- 離子束曝光
- 磁珠位置不當(dāng)引起的浪涌測(cè)試問(wèn)題
- 共模傳導(dǎo)性抗擾度測(cè)試實(shí)質(zhì)
- 無(wú)掩膜光刻(ML2)
- 蒸發(fā)過(guò)程
- PCB中必須防止串?dāng)_的存在
- PCB中的地平面阻抗與瞬態(tài)抗干擾能力有直接影
- 氣相輸運(yùn)過(guò)程
- 分辨率
推薦技術(shù)資料
- 新品4MP圖像傳感器̴
- 高性能SoC智能傳感芯片技術(shù)設(shè)
- 分立器件&無(wú)源元件選型參數(shù)技術(shù)
- SRAM存算一體芯片發(fā)展趨勢(shì)及市場(chǎng)應(yīng)用
- 大功率雙向 48 V-12 V DC/D C
- 單速率(Single Rate
- 多媒體協(xié)處理器SM501在嵌入式系統(tǒng)中的應(yīng)用
- 基于IEEE802.11b的EPA溫度變送器
- QUICCEngine新引擎推動(dòng)IP網(wǎng)絡(luò)革新
- SoC面世八年后的產(chǎn)業(yè)機(jī)遇
- MPC8xx系列處理器的嵌入式系統(tǒng)電源設(shè)計(jì)
- dsPIC及其在交流變頻調(diào)速中的應(yīng)用研究