從圖6.67中還可以看出,G":(放電點與GND之間的寄生電容),G”:(PCB與參考接地板之間的寄生電容),PCB的工作地(GND)和靜電放電槍(包括靜電放電槍接地線)一起形成了一條干擾通路,干擾電流為JcM。 OB5282CPA在這條干擾路徑中,PCB處在其中,顯然PCB在此時受到了靜電放電的干擾。如果該產(chǎn)品還存在其他電纜,這種干擾將更為嚴重。

   干擾是如何導(dǎo)致被測產(chǎn)品復(fù)位的呢?經(jīng)過仔細檢查被測產(chǎn)品的PCB之后發(fā)現(xiàn),該PCB中CPU的復(fù)位控制線布置在PCB的邊緣,并且在GND平面之外,如圖6.猊所示。再來解釋一下為何布置在PCB邊緣的印制線比較容易受到干擾,那應(yīng)該從PCB中的印制線與參考接地板之間的寄生電容談起。印制線與參考接地板之間存在寄生電容,這個寄生電容將使PCB中的印制信號線受到干擾,共模干擾電壓干擾PCB中印制線原理圖如圖6,⒆所示。從圖中可以看出,當共模干擾(相對與參考接地板的共模干擾電厙)進入GND后,會在PCB中的印制線和GND之間產(chǎn)生一個干擾電壓,這個干擾電壓不但與印制線PCB GND之間的阻抗(圖6,⒆中的Z)有關(guān)還有PCB中印制線與參考接地板之間的寄生電容有關(guān)。假設(shè)印制線與PCB板GND之間的阻抗z不變,則當印制線與參考接地板之間的寄生電容越大時, 在印制線與PCB GND之間的干擾電壓σi越大,這個電壓與PCB中的正常工作電壓相疊加,將直接影響PCB中的工作電路。