第一,增大晶圓的尺寸。這是降PIC16F1936-I/SS低制造成本最直接的方法。晶圓尺寸的增加意味著同樣的工藝步驟能生產(chǎn)出更多的芯片,從而降低晶體管的成本。如表2.1可見,50年的發(fā)展,晶圓尺寸從25mm增加到300mm,目前450mm的設(shè)各正在研發(fā)當(dāng)中。這一領(lǐng)域正在產(chǎn)生重大的技術(shù)進(jìn)步,而半導(dǎo)體制造商與供應(yīng)商正進(jìn)行對話,以評定300mm和450mm晶圓的標(biāo)準(zhǔn)與生產(chǎn)力改進(jìn)情況。對相關(guān)情況的經(jīng)濟(jì)分析也正在對研發(fā)投入、利潤、投資回報(bào)和資助機(jī)制的分析和建議等進(jìn)行檢查。晶圓尺寸的增大需要對設(shè)備提出更高的要求,比如在均勻性(uniformity)方面。

   第二,降低晶體管的幾何尺寸(ge。met⒒c scaling)。集成電路的幾何尺寸在幾十年中降低幅度達(dá)到500倍以上。這是降低晶體管制造成本和提高晶體管性能的最有效的方法。幾 何尺寸的降低,直接地增加了單位面積上的器件數(shù)目,從而降低芯片成本,同時(shí)提高了晶體管的電學(xué)性能,如能耗、速度等。而相對應(yīng)地,幾何尺寸的不斷降低要求集成電路制造工藝 也做出不斷的改進(jìn)。而當(dāng)半導(dǎo)體行業(yè)演進(jìn)到90nm技術(shù)節(jié)點(diǎn)或更小尺寸時(shí),單純的幾何尺寸縮小,不能夠滿足晶體管的性能提高,需要一些其他的手段來提高晶體管的電學(xué)性能,例如等效 置擴(kuò)充(equi妃lent scaling)。Equi跎lcnt scalil△g的 §目標(biāo),如通過創(chuàng)新設(shè)計(jì)、軟件解決方案和創(chuàng)新工 彗藝來提高性能,將在未來的十年引導(dǎo)半導(dǎo)體產(chǎn)業(yè) 挈前進(jìn)E2]。如圖2.1所示[3],應(yīng)力技術(shù),高霪柵介 ∩質(zhì)材料/金屬柵等創(chuàng)新工藝技術(shù)在90nm之后逐漸應(yīng)用。