對于PMC)S,眾所周知,具有(110)晶面取向的襯底比具有(100)晶面取向的襯底的空穴遷移率性能更高。R1EX24064ATAS0I而對于NMOS,具有(110)晶面取向的襯底比具有(100)晶面取向的襯底的電子遷移率要差。晶向重排可以通過改變PMOS晶體管排版設計(1ay°ut)或者是在標準<100>晶體表面進行通道方向重新排列完成。

   混合取向技術(H汕Ⅱd OⅡentation Techxlo1ogy,HOT)將PMOS做在(110)晶面襯底,NMOS做在(100)晶面襯底上,從而在改進PMOS空穴遷移率的同時,不損害NMOS的電子遷移率。IBM公司在⒛03年IEDM上提出利用晶圓鍵合和選擇性外延技術,得到(110)晶面上的PMOs和(100)晶面上的NMOS,報告顯示將其應用于90nm CMOS,PMOS性能

可以提高40%[221。

   硅直接鍵合(¤rect Silicon Bondi【△g,DSB)晶片(一種鍵合(100)和(110)襯底的大塊CMOS混合型晶片)是公認的推進這一方法的候選方案。IBM曾將(100)層的面旋轉45°并將(110)襯底的DSB層變薄來獲得標準的(100)晶片,成功地將環(huán)形振蕩器的延遲比傳統(tǒng)的DSB襯底0°(100)晶片――它鍵合到一個具有兩個硅襯底,即(100)和(110)襯底的晶片上――的結果改進了10%,并將這一成果與技術集成到一起。新發(fā)展將環(huán)形振蕩器延遲比標準(100)晶片改進了30%。這一成果可以與能達到更高進展的技術集成到一起。