金屬或多晶硅柵覆蓋源極和漏極之間的區(qū)域構(gòu)成
發(fā)布時間:2018/2/7 10:12:54 訪問次數(shù):1342
這種類型的MC)SFET通常制作于P型半導(dǎo)體襯底上,由兩個高傳導(dǎo)率的N型半導(dǎo)體源極和漏極,通過反向偏置的PN結(jié)二極管將其與P型半導(dǎo)體襯底隔離, HZICLM386X18XX0G柵極氧化物將柵極與半導(dǎo)體襯底分離,金屬或多晶硅柵覆蓋源極和漏極之間的區(qū)域構(gòu)成,其基本結(jié)構(gòu)示于。施加到柵極的電壓控制電子從源極到漏極的流動。施加到柵極的正電壓吸引電子到柵電介質(zhì)和半導(dǎo)體之間的界面處,繼續(xù)增加?xùn)烹妷?界面處的少子電子濃度將超過半導(dǎo)體襯底的多子空穴濃度,形成稱之為反轉(zhuǎn)層的導(dǎo)電溝道。由于柵極氧化物阻擋了任何載流子的流動,因此,無需柵極電流就可以維持界面處的反型層。結(jié)果是所施加的柵極電壓控制源極至漏極之間的電流流動。施加一個負(fù)電壓于柵極上將造成襯底內(nèi)空穴濃度的加;由于空穴本身就是P型襯底的主要載流子,原先的特性不會有太大的變化。若MOS晶體管在強(qiáng)反型下主要的載流子是電子,則稱之為N溝道MOS晶體管,簡稱NM(E;若為空穴,則稱之為PMOS。M()s電容的大小與氧化層的介電常數(shù)和面積成正比,與氧化層厚度成比。使用越高介電常數(shù)的材料,越大的電容面積和越薄的介電層厚度,將得到越大的M()s
電容。
這種類型的MC)SFET通常制作于P型半導(dǎo)體襯底上,由兩個高傳導(dǎo)率的N型半導(dǎo)體源極和漏極,通過反向偏置的PN結(jié)二極管將其與P型半導(dǎo)體襯底隔離, HZICLM386X18XX0G柵極氧化物將柵極與半導(dǎo)體襯底分離,金屬或多晶硅柵覆蓋源極和漏極之間的區(qū)域構(gòu)成,其基本結(jié)構(gòu)示于。施加到柵極的電壓控制電子從源極到漏極的流動。施加到柵極的正電壓吸引電子到柵電介質(zhì)和半導(dǎo)體之間的界面處,繼續(xù)增加?xùn)烹妷?界面處的少子電子濃度將超過半導(dǎo)體襯底的多子空穴濃度,形成稱之為反轉(zhuǎn)層的導(dǎo)電溝道。由于柵極氧化物阻擋了任何載流子的流動,因此,無需柵極電流就可以維持界面處的反型層。結(jié)果是所施加的柵極電壓控制源極至漏極之間的電流流動。施加一個負(fù)電壓于柵極上將造成襯底內(nèi)空穴濃度的加;由于空穴本身就是P型襯底的主要載流子,原先的特性不會有太大的變化。若MOS晶體管在強(qiáng)反型下主要的載流子是電子,則稱之為N溝道MOS晶體管,簡稱NM(E;若為空穴,則稱之為PMOS。M()s電容的大小與氧化層的介電常數(shù)和面積成正比,與氧化層厚度成比。使用越高介電常數(shù)的材料,越大的電容面積和越薄的介電層厚度,將得到越大的M()s
電容。
熱門點(diǎn)擊
- ADC的性能指標(biāo)
- DAC芯片的選擇
- 變頻器與工頻切換的控制電路
- 記錄和整理實(shí)驗測試數(shù)據(jù),并對結(jié)果進(jìn)行分析
- 高速、寬帶集成運(yùn)算放大器
- 繼電器控制的正、反轉(zhuǎn)電路
- 金屬或多晶硅柵覆蓋源極和漏極之間的區(qū)域構(gòu)成
- 掌握變頻器多段速頻率控制
- 掌握觸發(fā)器的邏輯功能和測試方法
- 變頻器與PLC的連接
推薦技術(shù)資料
- 全新高端射頻儀器
- 集成32位RISC-V處理器&
- 第三代半導(dǎo)體和圖像傳感器 參數(shù)封裝應(yīng)用
- 汽車半導(dǎo)體
- 人形機(jī)器人技術(shù)結(jié)構(gòu)設(shè)計及發(fā)展分
- 紫光芯片云3.0整體解決方案
- 多媒體協(xié)處理器SM501在嵌入式系統(tǒng)中的應(yīng)用
- 基于IEEE802.11b的EPA溫度變送器
- QUICCEngine新引擎推動IP網(wǎng)絡(luò)革新
- SoC面世八年后的產(chǎn)業(yè)機(jī)遇
- MPC8xx系列處理器的嵌入式系統(tǒng)電源設(shè)計
- dsPIC及其在交流變頻調(diào)速中的應(yīng)用研究