保存文件:執(zhí)行菜單File/save As命令,取名為cnt1o stp(后綴.stp為默認(rèn),是SignalTap Ⅱ的工作狀況設(shè)置文件)。單擊“保存”按鈕,將出現(xiàn)提示:OBF215-46L1033

   u Wantto enable sj

   TaD II Fi1e”cnt10.stD”for the cuⅡent

   單擊“是”按鈕,表示同意再次編譯時將此signalTap Ⅱ文件與cnt1o工程捆綁在一起綜合/適配,以便一同下載到FPGA中,完成實(shí)時測試任務(wù);如果單擊“否”按鈕,則需此后用手動設(shè)置。

   手動設(shè)置捆綁綜合/適配的方法:執(zhí)行Assignmcnts/settings命令,選擇Category項(xiàng)下的signalTap Ⅱ Logic Analyzer,彈出如圖5,3,0z1所示對話框。在signa1Tap Ⅱ Fik name欄選中己存盤的文件名cnt1o,stp,并勾選Enablc signalTap Ⅱ Logic Analyzer,單擊oK按鈕即可。

   注意:當(dāng)用⒏gna1Tap Ⅱ Logic Analyzer完成測試任務(wù)后,在構(gòu)成開發(fā)產(chǎn)品前,應(yīng)將signa1Tap Ⅱ從FPGA芯片中去除,免得占用過多的硬件資源。這只需去除圖5.3。觶中Enab1c signa1Tap Ⅱ LOgicAnalyzer前的√,再全程編譯、下載配置一次。