為了證實以上的判斷,做了以下試驗。LFE2-6N5FN256C

   (1)在器件3807的每個電源引腳及圖5.14所示的C點到D點之間加焊了二個0.1uF的小電容,以達(dá)到器件每個電源引腳有一個就近放置的去耦電容1重新測試,電源波形幾乎沒有變化,說明在不改變電容值的情況下,只改善引線電感是不能解決大部分問題的。

   (2)經(jīng)過分析,10uF電容與0.1uF電容的自諧振頻率均遠(yuǎn)低于100MHz,而0.01uF瓷片電容的諧振頻率才比較接近100MHz。于是又做了如下補充試驗,先把兩個0.1uF的小電容改為0.01uF的,重新測試,發(fā)現(xiàn)電源引腳上的紋波幅度減小為0.8Ⅴ。已經(jīng)可以滿足電源信號質(zhì)量的要求,再在U62自勺I5引腳加焊一個0.01uF的電容,重新發(fā)現(xiàn)電源引腳上的電源紋波較小為0.4Ⅴ,取得了更好的電源信號質(zhì)量。

   綜上所述,本案例中電源質(zhì)量不好的主要原因是去耦電容的容值選取不當(dāng),沒有考慮諧波的頻率。其次是去耦電容數(shù)量不夠,U62共有四個電源引腳,強驅(qū)動的時鐘驅(qū)動芯片功耗大,最好每一個引腳接一個高頻去耦電容。在本次試驗中,該38凹只用了四路輸出,如果十路輸出同時工作,負(fù)載的動態(tài)電流將成倍增加。為了進(jìn)一步解釋以上現(xiàn)象,首先說明一下芯片電源引腳紋波產(chǎn)生的原因,也就是為什么要進(jìn)行去耦。圖5.15所示的是一個典型的門電路輸出級,當(dāng)輸出為高時,Q3導(dǎo)通,Q4截止;相反,當(dāng)輸出為低時,Q3截止,Q4尋通,這兩種狀態(tài)都在電源與地之間形成了高阻抗,限制了電源的電流.