器件廠商對模擬地和數(shù)字地引腳低阻抗連接的要求,同時

又不會形成環(huán)路天線或偶極天線而產(chǎn)生EMC問題。混合信號PCB設計是一個復雜的過程,MC56F8006VLC設計過程要注意以下幾點。

   必須跨越分割電源之間間隙的信號線,建議采用光電轉(zhuǎn)換、變壓器隔離、 平衡傳輸?shù)确绞绞剐盘杺鬏敃r不產(chǎn)生地線電流返回。若無法采用這些傳輸方式,至 少要位于緊鄰大面積地的布線層上走線。

   分析返回地電流實際流過的路徑和方式來保證滿足前述要求。 采用正確的布線規(guī)則。

   只要保證模擬區(qū)與數(shù)字區(qū)的地之間沒有電流流過,就可以避免相互干擾。 PCB設計中由實際布線長度決定。PCB上每單位英寸的延時為0.167m。但是如果 過孔多、器件引腳多、網(wǎng)線上設置的約束多,延時將增大。通常高速邏輯器件的信 號上升時間大約為0.2ns。如果板上有GaAs(砷化鎵)芯片,則最大布線長度 為7.⒍mm。

   設⒎為信號上升時間,‰為信號線傳播延時。如果⒎≥4飛d,信號落在安全 區(qū)域。如果2%d≤⒎(4%d,信號落在不確定區(qū)域。如果⒎(2飛d,信號落在問題 區(qū)域。對于落在不確定區(qū)域及問題區(qū)域的信號,應該使用高速布線方法。

   (1)將PCB分區(qū)為獨立的模擬部分和數(shù)字部分。

   (2)合適的元器件布局:模擬器件放置在模擬區(qū);數(shù)字器件放置在數(shù)字區(qū);混合器件跨越分區(qū)放置,且其數(shù)字部分放置在數(shù)字區(qū),模擬部分放置在模擬區(qū)。

   (3)~A/D轉(zhuǎn)換器跨分區(qū)放置。

   (4)不要對地進行分割。在電路板的模擬部分和數(shù)字部分下面敷設統(tǒng)一地。

   (5)實現(xiàn)模擬和數(shù)字電源分割。

   (6)在電路板的所有層中,數(shù)字信號只能在電路板的數(shù)字部分布線;模擬信號只能在電路板的模擬部分布線。

   (7)布線不能跨越分割電源面之間的間隙。