動(dòng)態(tài)參數(shù)測(cè)試方法

   動(dòng)態(tài)參數(shù)主要包括總柵電荷gg柵極一源極間電荷ggs和柵極一漏極間電荷仇VDMOs是電壓型驅(qū)動(dòng)器件,驅(qū)動(dòng)的過(guò)程就是柵極電壓的建立過(guò)程,這是通過(guò)對(duì)柵源及柵漏之間的電容充電來(lái)實(shí)現(xiàn)的,測(cè)試原理如圖5-57所示。G6K-2P-Y-12V

   采用與被測(cè)器件同樣的器件作為可調(diào)電流負(fù)載,調(diào)節(jié)負(fù)載導(dǎo)通時(shí)電流在規(guī)定值,在柵極施加恒定電流rG至柵極一源極電壓/Gs達(dá)到其規(guī)定值。通過(guò)采樣電阻監(jiān)測(cè)凡、rD是否為規(guī)定值,利用示波器監(jiān)測(cè)零點(diǎn)幻至幻時(shí)的漏極一源極電壓‰s和柵極一源極電壓/Gs。柵極總電荷

由下式計(jì)算:總柵電荷仇測(cè)試公式中幻對(duì)應(yīng)圖5-58中幻時(shí)刻,柵極一源極間電荷口gs測(cè)試公式中幻對(duì)應(yīng)圖5-58中劫時(shí)刻、柵極一漏極間電荷ggd測(cè)試公式中rl對(duì)應(yīng)圖5-58中兔時(shí)刻。

   開(kāi)關(guān)參數(shù)測(cè)試方法

   開(kāi)啟延遲時(shí)間rdlon)、關(guān)斷延遲時(shí)間兔lofO、輸出上升時(shí)間餑、輸出下降時(shí)間犴測(cè)試的基本原理可以參考GB/T俏86-19%標(biāo)準(zhǔn)中第Ⅳ章第14條“開(kāi)關(guān)時(shí)間”的測(cè)試基本原理。但標(biāo)準(zhǔn)中提到占空比應(yīng)低,通常在實(shí)際測(cè)試中占空比設(shè)置為1%。隨著VDMOS功率的不斷提升,脈寬應(yīng)受到限制。針對(duì)大功率VDMOS器件,為了提高測(cè)試的精確度,避免器件在測(cè)試過(guò)程中發(fā)熱,導(dǎo)致參數(shù)漂移,實(shí)際測(cè)試的脈寬設(shè)置為不大于1Its。測(cè)試原理如圖5-59所示。 

   通過(guò)雙路示波器對(duì)呢兩端進(jìn)行波形采樣,波形中:從當(dāng)柵源電壓上升到10%柵驅(qū)動(dòng)電壓時(shí)到漏電流升到規(guī)定電流的10%時(shí)所經(jīng)歷的時(shí)間為導(dǎo)通延時(shí)時(shí)間;從當(dāng)柵源電壓下降到⒇%柵驅(qū)動(dòng)電壓時(shí)到漏電流降至規(guī)定電流的90%時(shí)所經(jīng)歷的時(shí)間,這顯示電流傳輸?shù)截?fù)載之前所經(jīng)歷的延遲為關(guān)斷延時(shí)時(shí)間;漏極電流從10%上升到⒛%所經(jīng)歷的時(shí)間為上升時(shí)間;漏極電流從90%下降到10%所經(jīng)歷的時(shí)間為下降時(shí)間。測(cè)試時(shí)需要采用電感特性盡量小的負(fù)載,同時(shí)測(cè)試電路設(shè)計(jì)時(shí)需要降低電感效應(yīng)。