在存儲(chǔ)時(shí)間段及下降時(shí)間段中，存儲(chǔ)時(shí)間ts及下降時(shí)間tf值僅取決于門極抽取能力及GTO內(nèi)部結(jié)構(gòu)，而與緩沖電路參數(shù)無(wú)關(guān)。此兩段的陽(yáng)極電流波形也與緩沖電路參數(shù)無(wú)關(guān)。

在拖尾時(shí)間段，拖尾電流基本上由下降時(shí)間段的陽(yáng)極電流波形及結(jié)溫決定，與緩沖電路參數(shù)無(wú)關(guān)。

8條曲線是CS=2，3，4，5μF時(shí)的陽(yáng)極電流及陽(yáng)極電壓波形。

可見(jiàn)，在緩沖電路參數(shù)變化后，陽(yáng)極電壓波形變化較大，而4條陽(yáng)極電流曲線基本上完全重合。由此實(shí)驗(yàn)可驗(yàn)證以上分析的正確性。

由DSP數(shù)據(jù)處理板及PC人機(jī)接口控制前臺(tái)組成。

其中DSP數(shù)據(jù)處理板以DSP（數(shù)字信號(hào)處理器）為核心微處理器芯，外接數(shù)據(jù)收發(fā)裝置及DSP外圍硬件設(shè)備，數(shù)據(jù)接收發(fā)送裝置對(duì)外部信號(hào)進(jìn)行采集和輸出.

為滿足主機(jī)與外圍硬件的通信，要用到DSP與主機(jī)接口，在硬件中我們通過(guò)HPI（主機(jī)接口）實(shí)現(xiàn)DSP與PC實(shí)時(shí)通信。

TMSC67x系列 CPU內(nèi)部包括程序取指單元、程序執(zhí)行機(jī)構(gòu)、芯片測(cè)試和仿真端口以及控制邏輯。

(素材來(lái)源：eccn和ttic.如涉版權(quán)請(qǐng)聯(lián)系刪除。特別感謝）