一個(gè)過孔可帶來約0.5pF分布電容減少過孔數(shù)能顯著提高速度

發(fā)布時(shí)間:2023/8/22 13:19:59 訪問次數(shù):164

高頻電路布線要注意信號(hào)線近距離平行走線所引入的“交叉干擾”，若無法避免平行分布，可在平行信號(hào)線的反面布置大面積“地”來大幅度減少干擾。

同一層內(nèi)的平行走線幾乎無法避免，但是在相鄰的兩個(gè)層，走線的方向務(wù)必取為相互垂直。

對(duì)特別重要的信號(hào)線或局部單元實(shí)施地線包圍的措施，即繪制所選對(duì)象的外輪廓線。利用此功能，可以自動(dòng)地對(duì)所選定的重要信號(hào)線進(jìn)行所謂的“包地”處理，當(dāng)然，把此功能用于時(shí)鐘等單元局部進(jìn)行包地處理對(duì)高速系統(tǒng)也將非常有益。

高頻電路器件管腳間的引線越短越好。

高頻電路器件管腳間的引線層間交替越少越好。所謂“引線的層間交替越少越好”是指元件連接過程中所用的過孔(Via)越少越好，據(jù)測，一個(gè)過孔可帶來約0.5pF的分布電容，減少過孔數(shù)能顯著提高速度。

各類信號(hào)走線不能形成環(huán)路，地線也不能形成電流環(huán)路。

每個(gè)集成電路塊的附近應(yīng)設(shè)置一個(gè)高頻去耦電容。

在實(shí)際設(shè)計(jì)時(shí)，真正實(shí)用的技巧是當(dāng)這些法則因各種限制而無法實(shí)施時(shí)，如何對(duì)它們進(jìn)行折衷處理。

DSP指令周期為納秒級(jí)，因而DSP硬件系統(tǒng)中最易出現(xiàn)的問題是高頻干擾，因此在制作DSP硬件系統(tǒng)的印制電路板(PCB)時(shí)，應(yīng)特別注意對(duì)地址線和數(shù)據(jù)線等重要信號(hào)線的布線要做到正確合理。布線時(shí)盡量使高頻線短而粗，且遠(yuǎn)離易受干擾的信號(hào)線，如模擬信號(hào)線等。

分頻器的一個(gè)重要指標(biāo)就是占空比，即在一個(gè)周期中高電平脈沖在整個(gè)周期中所占的比例。

占空比一般會(huì)有1:1,1: N等不同比例的要求,由于占空比的比例要求不一樣，所以采用的時(shí)鐘分頻原理也各不同。