CPLD在DSP系統(tǒng)中的應用設計
發(fā)布時間:2008/6/3 0:00:00 訪問次數(shù):1018
    
    
    來源:電子技術(shù)應用 作者:宋 瑩 高雪松 季曉勇
    
    摘要:以altera公司max700舊系列為代表,介紹了cpld在dsp系統(tǒng)中的應用實例。該方案具有一定的普遍適用性。
    關(guān)鍵詞:reset boot hpi cpld的延時 時序
    
    dsp的速度較快,要求譯碼的速度也必須較快。利用小規(guī)模邏輯器件譯碼的方式已不能滿足dsp系統(tǒng)的要求。同時,dsp系統(tǒng)中經(jīng)常需要外部快速部件的配合,這些部件往往是專門的電路,可由可編程器件實現(xiàn)。cpld的時序嚴格、速度較快、可編程性好,非常適合于實現(xiàn)譯碼和專門電路。本文以max7000系列為例,具體介紹其在以ti公司的tms320c6202為平臺的網(wǎng)絡攝像機系統(tǒng)中的應用。
    
    1 cpld在dsp系統(tǒng)中的功能介紹
    
    1.1 dsp系統(tǒng)簡介
    
    本文所論述的編碼器系統(tǒng)是基于dsp的mpeg-4壓縮編碼器的,主要由前端視頻采集、數(shù)據(jù)預處理以及mpeg-4視頻壓縮編碼三部分組成;赿sp的mpeg-4編***由于其所選用的dsp運算能力強、編程靈活,且實現(xiàn)不同的圖像編碼算法時只需對dsp內(nèi)部的程序進行改寫便可實現(xiàn)諸如mpeg、h.263等多種圖像編碼,因而具有良好的應用情景。cpld芯片對整個編碼器起著邏輯控制作用,系統(tǒng)結(jié)構(gòu)如圖1所示。
    
    1.2 cpld在系統(tǒng)中的功能要求
    
    1.2.1 產(chǎn)生復位信號
    
    系統(tǒng)上電時,cpld產(chǎn)生復位信號,使整個系統(tǒng)中的fpga和dsp模塊復位,進入初始狀態(tài);系統(tǒng)上電后,數(shù)據(jù)采集模塊自動啟動。
    
    系統(tǒng)內(nèi)共使用三種電源:5v、3.3v、1.8v。其中,5v電源由供電電源接人,3.3v、1.8v電源由tps56300(ti產(chǎn)品)提供。采用tps3307(ti產(chǎn)品)為系統(tǒng)提供電源管理,該芯片可同時管理三種電源。當監(jiān)測到電源電壓低于一定值時,產(chǎn)生復位信號。tps3307在其自身電源電壓大于1v的情況下即可以輸出復位信號。
    
    
    
    當系統(tǒng)出現(xiàn)錯誤時,可以采用手工方式復位。
    
    復位信號產(chǎn)生原理圖如圖2所示。其中,rst#為整個系統(tǒng)的復位信號,由max7000輸出。pbsw_rst#為手動復位信號,由按鍵接人max7000,經(jīng)max7000去抖動后輸出給tps3307。svs_rst#為電源管理芯片tps3307產(chǎn)生的復位信號(包括手動復位和電源監(jiān)控功能)。
    
    
    
    1.2.2 boot模式的實現(xiàn)
    
    系統(tǒng)復位后,dsp需要進行boot自舉。在復位信號為低期間,bootmode[4:0]管腳上的設置值被鎖存,決定芯片的存儲器映射方式以及自舉模式。但tms320c6202沒有專門的管腳作為bootmode[4:0]輸入管腳,而是將擴展總線的xd[4:0]映射為bootmode[4:0],利用上拉/下拉電阻在復位時進行芯片啟動模式設置。總線上的其它位也在復位期間被鎖定,決定系統(tǒng)相應的設定值。而擴展總線xd在hpi口讀寫時要用到,所以使用max7000進行隔離。系統(tǒng)處在復位階段,則通過max7000使得dsp的相應管腳的值等于設定值,復位結(jié)束后,max7000相應管腳為高阻態(tài),使得xd可以作為正常的總線使用。
    
    dsp自舉有特定的時間要求。在復位結(jié)束后,xd的配置管腳必須保持一段時間,tms320c6202要求時間為5個時鐘周期,例如在200mhz時鐘情況下必須保持25ns。
    
    1.2.3 hpi口接口邏輯實現(xiàn)
    
    mpeg-4壓縮編碼器壓縮后的數(shù)據(jù),通過網(wǎng)絡傳輸控制模塊傳輸?shù)骄W(wǎng)絡上去,從而實現(xiàn)網(wǎng)絡實時圖像傳輸。而dsp與網(wǎng)絡傳輸模塊(mcf5272)通過hpi口連接。其接口邏輯由cpld完成。硬件連線圖如圖3所示。
    
    
    
    根據(jù)系統(tǒng)的邏輯要求以及
    
    
    來源:電子技術(shù)應用 作者:宋 瑩 高雪松 季曉勇
    
    摘要:以altera公司max700舊系列為代表,介紹了cpld在dsp系統(tǒng)中的應用實例。該方案具有一定的普遍適用性。
    關(guān)鍵詞:reset boot hpi cpld的延時 時序
    
    dsp的速度較快,要求譯碼的速度也必須較快。利用小規(guī)模邏輯器件譯碼的方式已不能滿足dsp系統(tǒng)的要求。同時,dsp系統(tǒng)中經(jīng)常需要外部快速部件的配合,這些部件往往是專門的電路,可由可編程器件實現(xiàn)。cpld的時序嚴格、速度較快、可編程性好,非常適合于實現(xiàn)譯碼和專門電路。本文以max7000系列為例,具體介紹其在以ti公司的tms320c6202為平臺的網(wǎng)絡攝像機系統(tǒng)中的應用。
    
    1 cpld在dsp系統(tǒng)中的功能介紹
    
    1.1 dsp系統(tǒng)簡介
    
    本文所論述的編碼器系統(tǒng)是基于dsp的mpeg-4壓縮編碼器的,主要由前端視頻采集、數(shù)據(jù)預處理以及mpeg-4視頻壓縮編碼三部分組成;赿sp的mpeg-4編***由于其所選用的dsp運算能力強、編程靈活,且實現(xiàn)不同的圖像編碼算法時只需對dsp內(nèi)部的程序進行改寫便可實現(xiàn)諸如mpeg、h.263等多種圖像編碼,因而具有良好的應用情景。cpld芯片對整個編碼器起著邏輯控制作用,系統(tǒng)結(jié)構(gòu)如圖1所示。
    
    1.2 cpld在系統(tǒng)中的功能要求
    
    1.2.1 產(chǎn)生復位信號
    
    系統(tǒng)上電時,cpld產(chǎn)生復位信號,使整個系統(tǒng)中的fpga和dsp模塊復位,進入初始狀態(tài);系統(tǒng)上電后,數(shù)據(jù)采集模塊自動啟動。
    
    系統(tǒng)內(nèi)共使用三種電源:5v、3.3v、1.8v。其中,5v電源由供電電源接人,3.3v、1.8v電源由tps56300(ti產(chǎn)品)提供。采用tps3307(ti產(chǎn)品)為系統(tǒng)提供電源管理,該芯片可同時管理三種電源。當監(jiān)測到電源電壓低于一定值時,產(chǎn)生復位信號。tps3307在其自身電源電壓大于1v的情況下即可以輸出復位信號。
    
    
    
    當系統(tǒng)出現(xiàn)錯誤時,可以采用手工方式復位。
    
    復位信號產(chǎn)生原理圖如圖2所示。其中,rst#為整個系統(tǒng)的復位信號,由max7000輸出。pbsw_rst#為手動復位信號,由按鍵接人max7000,經(jīng)max7000去抖動后輸出給tps3307。svs_rst#為電源管理芯片tps3307產(chǎn)生的復位信號(包括手動復位和電源監(jiān)控功能)。
    
    
    
    1.2.2 boot模式的實現(xiàn)
    
    系統(tǒng)復位后,dsp需要進行boot自舉。在復位信號為低期間,bootmode[4:0]管腳上的設置值被鎖存,決定芯片的存儲器映射方式以及自舉模式。但tms320c6202沒有專門的管腳作為bootmode[4:0]輸入管腳,而是將擴展總線的xd[4:0]映射為bootmode[4:0],利用上拉/下拉電阻在復位時進行芯片啟動模式設置。總線上的其它位也在復位期間被鎖定,決定系統(tǒng)相應的設定值。而擴展總線xd在hpi口讀寫時要用到,所以使用max7000進行隔離。系統(tǒng)處在復位階段,則通過max7000使得dsp的相應管腳的值等于設定值,復位結(jié)束后,max7000相應管腳為高阻態(tài),使得xd可以作為正常的總線使用。
    
    dsp自舉有特定的時間要求。在復位結(jié)束后,xd的配置管腳必須保持一段時間,tms320c6202要求時間為5個時鐘周期,例如在200mhz時鐘情況下必須保持25ns。
    
    1.2.3 hpi口接口邏輯實現(xiàn)
    
    mpeg-4壓縮編碼器壓縮后的數(shù)據(jù),通過網(wǎng)絡傳輸控制模塊傳輸?shù)骄W(wǎng)絡上去,從而實現(xiàn)網(wǎng)絡實時圖像傳輸。而dsp與網(wǎng)絡傳輸模塊(mcf5272)通過hpi口連接。其接口邏輯由cpld完成。硬件連線圖如圖3所示。
    
    
    
    根據(jù)系統(tǒng)的邏輯要求以及