來源：電子技術(shù)應(yīng)用  作者：江志紅 曹延偉 程 翥 王展

摘要：介紹了ADSP21161的結(jié)構(gòu)及性能，主要討論了其在連續(xù)波比相測距雷達(dá)中的應(yīng)用。介紹了比相測距雷達(dá)的基本原理，分析以DSP為核心的雷達(dá)跟蹤控制系統(tǒng)的硬件結(jié)構(gòu)軟件設(shè)計，詳細(xì)討論了軟件部分的設(shè)計和實現(xiàn)。測試結(jié)果表明，整套系統(tǒng)較好地滿足了設(shè)計要求。
關(guān)鍵詞：ADSP21161 FFT 連續(xù)波雷達(dá) 比相測距
連續(xù)波雷達(dá)具有測量精度高、設(shè)備簡單等優(yōu)點。連續(xù)波比相測距雷達(dá)繼承了連續(xù)波雷達(dá)的固有優(yōu)點，由于采用了FFT比相技術(shù)，不僅克服了一般連續(xù)波雷達(dá)測距困難的缺點，而且又便于利用現(xiàn)代信號處理的新技術(shù)。隨著近年來低截獲概率雷達(dá)發(fā)展的需要，其研究日益受到人們的重視。采用新的數(shù)字信號處理器件，不僅大大降低了雷達(dá)本身的設(shè)計復(fù)雜度，而且極大地提高了雷達(dá)的整體性能。
1 ADSP21161的主要特點
ADSP21161是美國AD公司生產(chǎn)的一款高性能的32位浮點處理器。在一個單獨的芯片上集成了具有強大浮點運算能力的微處理器內(nèi)核、1Mbit的零等待SRAM、多種形式的外部接口和獨立的I／O控制器，構(gòu)成了一個完整的系統(tǒng)；超級哈佛結(jié)構(gòu)(SHARC)的CPU和高速指令Cache使得ADSP21161的指令均為單周期指令；6套獨立的總線分別用于程序存儲區(qū)(PM)和數(shù)據(jù)存儲區(qū)(DM)，可以同時對PM和DM進行數(shù)據(jù)訪問；經(jīng)優(yōu)化的DMA和中斷的傳輸機制使得其與外部的數(shù)據(jù)交換獨立且并行于處理器內(nèi)核的運算過程；片內(nèi)的主機接口和總線仲裁器可以使多片處理器無需任何附加資源即可構(gòu)成多處理器陣列。該處理器適用于各種高性能的數(shù)字信號處理任務(wù)和構(gòu)成多處理器陣列。

ADSP21161的主要特點包括：
(1)100MHz的內(nèi)核工作頻率；600MFLOPS(每秒百萬次浮點運算)的浮點運算峰值；單片ADSP21161完成1024點復(fù)數(shù)FFT僅需92μs。
(2)32位單精度(或40位擴展精度)IEEE浮點DSP處理器內(nèi)核；有3個獨立的關(guān)聯(lián)計算單元(分別為算術(shù)／邏輯單元、乘法器和移位器)；完備的算術(shù)運算指令集；具有16個通用寄存器組；所有運算指令均為單周期指令；支持零等待循環(huán)執(zhí)行和條件轉(zhuǎn)移。
(3)片內(nèi)集成2M／1M雙端口零等待時間的SRAM存儲器，該存儲器分為程序存儲器(PM)和數(shù)據(jù)存儲器(DM)。雙端口的設(shè)計使得DSP處理器內(nèi)核、DMA控制器和I／O處理器能快速、獨立地對存儲器存取。
(4)兩套相同的運算處理單元，支持單指令多數(shù)據(jù)流(SIMD)結(jié)構(gòu)；利用并行的總線結(jié)構(gòu)，在一個周期內(nèi)可以執(zhí)行一次乘法器運算和一次ALU運算，同時還可以對雙端口SRAM進行一次讀或者寫的操作。
(5)兩套相同的地址產(chǎn)生單元，有效地支持SIMD結(jié)構(gòu)，支持循環(huán)緩沖區(qū)尋址、廣播加載尋址和位反序?qū)ぶ返榷喾N尋址方式，非常適合用于數(shù)字信號處理。
(6)獨立于處理器內(nèi)核的I／O處理器具有DMA控制、存儲器映射和與處理器外部通信的功能；14個DMA通道與雙端口SRAM配合使用，實現(xiàn)了在內(nèi)部存儲器和外部存儲器、外圍輔助設(shè)備、主機、串行口、鏈路口之間的并行傳輸而不影響DSP處理器內(nèi)核的運算過程；8個串行口和2個鏈路口構(gòu)成的點對點的連接很容易構(gòu)造多處理器系統(tǒng)。
2 比相測距雷達(dá)的基本原理
連續(xù)波比相測距雷達(dá)在頻域完成目標(biāo)的距離、速度等參數(shù)的測量，其基本原理如圖1所示。假設(shè)發(fā)射兩個頻率為f0、f1且頻差為△f的連續(xù)正弦波，其中△f = f1- f0。為了討論方便，所有信號幅度均取為1。發(fā)射信號的兩個分量的電壓波形可分別寫為：
由于多普勒效應(yīng)，回波信號產(chǎn)生了頻移。接收機將兩個回波信號區(qū)分開來，通過混頻、低通濾波、正交雙通道處理、A／D變換，得到兩個多普勒頻移信號的時域離散表達(dá)形式為：

式中，T為數(shù)據(jù)采樣周期；fdo／fd1為對應(yīng)發(fā)射信號的多普勒頻率；c為光速；R0為初始時刻的距離。
對x0(n)和x1(n)分別做FFF處理，搜索出譜峰位置。根據(jù)譜峰位置可求得目標(biāo)的徑向速度，求出譜峰位置的相位。利用兩者的相位差即可確定目標(biāo)對應(yīng)的距離。
3 跟蹤控制系統(tǒng)的軟硬件設(shè)計
跟蹤控制系統(tǒng)能實時給出目標(biāo)的速度、距離、角度和信噪比等信息，并能對雷達(dá)伺服系統(tǒng)進行控制，以使雷達(dá)波束始終跟蹤住目標(biāo)。系統(tǒng)的設(shè)計主要包括硬件系統(tǒng)的設(shè)計和軟件系統(tǒng)的設(shè)計。
3．1 硬件系統(tǒng)設(shè)計
跟蹤控制系統(tǒng)硬件原理框圖如圖2所示，它主要包括數(shù)據(jù)鎖存電路、FIFO存儲電路、計數(shù)控制電路、DSP最小系統(tǒng)四大部分，其中DSP最小系統(tǒng)又包括ADSP21161、EEPROM和SDRAM三個主要組成部分。
前端的數(shù)據(jù)采集模塊對雷達(dá)回波數(shù)據(jù)進行混頻、濾波、A／D轉(zhuǎn)換等一系列處理后，輸出時域離散的多普勒頻移信號。數(shù)據(jù)鎖存電路對前端輸入的離散多普勒頻移信號進行鎖存，將需要的數(shù)據(jù)寫入FIFO存儲電路。FIFO存儲電路主要用于存儲ADSP21161所需的處理數(shù)據(jù)，它要受計數(shù)控制電路的控制。當(dāng)計數(shù)控制電路達(dá)到設(shè)定計數(shù)值時，F(xiàn)IFO停