摘要：文章詳細(xì)介紹了AD公司的24模數(shù)轉(zhuǎn)換器AD7713的管腳定義、內(nèi)部控制字的定義、硬件接口及使用注意事項(xiàng)，列舉了AD7713與8031單片機(jī)的接口實(shí)例及編程方法，同時(shí)給出詳細(xì)的硬件接口電路及軟件程序設(shè)計(jì)。

    關(guān)鍵詞：模數(shù)轉(zhuǎn)換器 可程控 硬件接口 軟件編程 AD7713

AD7713的AD公司的24位∑-Δ型模數(shù)據(jù)轉(zhuǎn)換，該芯片線性度好，轉(zhuǎn)換精度高，并具有校準(zhǔn)方式多、數(shù)據(jù)轉(zhuǎn)換率可程控、功耗低（動(dòng)態(tài)工作方式下的功耗典型值為3.5mW，掉電方式下為35μW）等特點(diǎn)，非常適合于高精度、低功耗數(shù)據(jù)采集系統(tǒng)的應(yīng)用。

AD7713為24腳DIP結(jié)構(gòu)封裝，有3個(gè)模擬輸入通道，其中第1、2兩個(gè)通道為差分式輸入，第3通道為單端輸入（可輸入大信號(hào)），輸入增益可編程控制（1～128）。AD7713的串行輸出和多種工作方式可以為系統(tǒng)連接提供方便可靠的接口方法。

1 AD7713的引腳定義

AD7713為大規(guī)模集成芯片，其24個(gè)引腳（參看圖1）分別定義如下：

SCLK（1）：串行時(shí)鐘的輸入/輸出端，可用MODE腳的狀態(tài)來(lái)控制。當(dāng)MODE=1時(shí)，芯片工作在內(nèi)部時(shí)鐘方式，此時(shí)SCLK腳輸出的是一個(gè)串行時(shí)鐘信號(hào)，當(dāng)RFS或TFS變低時(shí)，SCLK被激活；而當(dāng)RFS或TFS中的一個(gè)為高或器件完成一個(gè)輸出字的傳送后，SCLK轉(zhuǎn)為高阻態(tài)。當(dāng)MODE=0時(shí)，芯片工作在外部時(shí)鐘方式，此時(shí)輸入的串行時(shí)鐘可用作數(shù)據(jù)傳送的移位脈沖。

MCLK IN（2）：器件的主時(shí)鐘信號(hào)輸入腳，其主時(shí)鐘信號(hào)可由石英晶體或外部時(shí)鐘提供。使用石英晶體時(shí)，石英晶體可直接跨接在MCLK IN和MCLK OUT引腳之間；使用外部時(shí)鐘時(shí)，該腳可由與CMOS兼容的電平來(lái)驅(qū)動(dòng)而將MCLK OUT腳懸空。輸入時(shí)鐘的頻率最高為2MHz。

MCLK OUT（3）：當(dāng)主時(shí)鐘用石英晶體或陶瓷諧振器時(shí)，應(yīng)將該石英晶體或陶瓷諧振器連接在MCLK IN與MCLK OUT引腳之間。

A0（4）：地址輸入，當(dāng)A0為低時(shí)，對(duì)器件的控制寄存器進(jìn)行讀/寫(xiě)操作；當(dāng)A0為高時(shí)，對(duì)器件的數(shù)據(jù)寄存器或校準(zhǔn)寄存器進(jìn)行讀寫(xiě)操作。

SYNC（5）：邏輯輸入，當(dāng)系統(tǒng)使用多個(gè)AD7713時(shí)，使用該引腳可實(shí)現(xiàn)各芯片內(nèi)部數(shù)字濾波器的同步。

MODE（6）：邏輯輸入，當(dāng)MODE=1時(shí)，器件采用內(nèi)部時(shí)鐘方式；當(dāng)MODE=0時(shí)，器件采用部時(shí)鐘方式。

引腳7～10：這四個(gè)引腳分別為模擬輸入通道1、2的正、負(fù)輸入端。

STANDBY（11）：邏輯輸入，當(dāng)該引腳為低時(shí)，將切斷器件內(nèi)部模擬和數(shù)字電路的電源，從而使AD7713處于低功耗狀態(tài)。

AVDD(12)：模擬正電源，+5～+10V。

RTD1（13）：恒流輸出，通常為200μA，可用作電阻式熱敏器件的激勵(lì)電流，該電流可由程序來(lái)控制通/斷。

REF IN_（14）：參考輸入，其電位可取AVDD與AGND之間的任意值。

REF IN+（15）：參考輸入，應(yīng)注意REF IN+，必須在于REF IN-。

RTD2（16）：與RTD1腳功能大體相同，也可與RTD1組合使用，另外，利用此腳可在三線RTD結(jié)構(gòu)中消除引線電阻所產(chǎn)生的誤差。

AIN3（17）：模擬輸入通道3，輸入信號(hào)幅度可達(dá)±4VREF/GAIN，當(dāng)GAIN=1且VREF=2.5V時(shí)，AIN3的輸入范圍為±10V。