三維集成電路
發(fā)布時間:2011/8/25 10:06:33 訪問次數(shù):3451
1. 3D IC與摩爾定律
三維集成電路(3D IC)又稱立體集成電路,本質(zhì)上說仍然屬于傳統(tǒng)的以硅材料為主的半導體集成電路,并不是一種新型的集成電路品種,只是一種新的封裝形式。
傳統(tǒng)的集成電路封裝是在一個封裝內(nèi)放置一個晶片(裸芯片)或平面放置多個晶片(MCM),這種封裝形式稱為2D,即晶片在XY二維平面分布。而3D IC則是將多個晶片堆疊放置,如圖5.5.1所示,從而捉高了封裝效率(封裝效率≥100%),對于集成電路產(chǎn)品而言則是提高了集成度和性能。
隨著半導體工藝特征尺寸的不斷縮小,特別是進入納米尺寸范圍(小于0.1μm即100nm)后,半導體制造技術(shù)難度越來越大。傳統(tǒng)的技術(shù)越來越接近物理尺寸極限,而新的技術(shù)一時還難以接替,因而摩爾定律難以為繼的預(yù)言已經(jīng)多次提出,只是由于科技界不懈的努力使傳統(tǒng)半導體技術(shù)得以延續(xù),90nm.65nm、45nm.32nm、22nm、…實際上,不可否認的是如果近年來半導體技術(shù)不能有重大突破,摩爾定律難免壽終正寢。
正是3D IC,這個在半導體領(lǐng)域被視為技術(shù)含量不高的封裝技術(shù)上的新進展,使傳統(tǒng)半導體技術(shù)出現(xiàn)新的契機,利用封裝技術(shù)提高集成度,繼續(xù)電子信息產(chǎn)品微小型化、多功能化和智能化的進程,從而使瀕臨失效的摩爾定律暫時得以延續(xù),因而受到業(yè)界高度重視,成為電子制造領(lǐng)域的熱門技術(shù),并且對電子產(chǎn)品發(fā)展產(chǎn)生重大影響。
2. 3D lC的特點
1)縮小封裝尺寸
與同樣數(shù)量晶片的2D封裝比,3D IC最直觀的優(yōu)點就是可以大幅縮小封裝的平面尺寸,提高芯片的晶體管密度。3D封裝增加了最終封裝的高度,但在電路板的各種元器件中,IC的高度不是問題,一般電解電容、連接器都比較高(大于3~5mm),目前一個晶片厚度約0. 2mm,在3D封裝中經(jīng)過減厚可達0.Imm或更薄。
2)提高互連效率
在傳統(tǒng)的集成電路技術(shù)中,作為互連層的金屬位于2D有源電路上方,互連的基本挑戰(zhàn)是互連造成的傳輸延遲,特別隨著高速電路的應(yīng)用,延遲問題就更為突出。為了避免這種延遲,同時也為了滿足性能、頻寬和功耗的要求,采用垂直方向上將芯片盞層的新技術(shù),可以縮短互連線(見圖5.5.2),實現(xiàn)高效互連,從而提升芯片運行速度。
3)降低芯片的功耗
3D架構(gòu)使互連線縮短不僅有利于信號傳輸,而且可以降低芯片的功耗。隨著數(shù)字電路開關(guān)速度的提高,在互連線上消耗的功率相當驚人。據(jù)統(tǒng)計,在一種高工作頻率的數(shù)字集成電路中,90%以上的功率實際上是由10%的長互連線消耗的。減小互連線長度,不僅會提高電路速度,還會有效地降低電路的功耗。
4)較低的成本
與單芯片系統(tǒng)SoC相比,3D IC系統(tǒng)封裝電路的開發(fā)難度低、周期短,因而可以降低研發(fā)成本。
另一方面,對于復(fù)雜系統(tǒng)來說,在設(shè)計階段導人3D IC的概念,可以將一個完整、復(fù)雜的芯片,拆分成若干子功效芯片、在不同層實現(xiàn),既增強了芯片功能,又避免了相關(guān)的成本、設(shè)計復(fù)雜度增加等問題。
當然,3D IC也不全是優(yōu)點。其主要缺點是:如果堆疊中的一層集成電路出現(xiàn)問題,所有堆疊的裸片都將失效;此外,封裝技術(shù)難度的提高也會增加一部分成本。
3. 3D IC的實現(xiàn)
3D IC的實現(xiàn)關(guān)鍵是堆疊芯片的互連。早期的芯片間的互連采用傳統(tǒng)封裝技術(shù)中的“打線”方式,即金絲球焊的方式來完成,如圖5.5.1(a)所示,由于技術(shù)成熟,實現(xiàn)比較容易。顯然,這種互連方式對于縮小封裝尺寸不是最好的方法,同時當多個芯片堆疊時,對
金絲球焊的要求提高,因此人們不斷探索其他互連方法。圖5.5.1(b)是另一種連接方式,即在堆疊芯片之間使用焊球?qū)崿F(xiàn)連接,它相比金絲球焊的方式有利于縮小封裝尺寸,但這種方式對于3層以上堆疊,例如要實現(xiàn)第一層與第三層的連接就比較困難。目前最受推崇的連接技術(shù)是所謂硅通孔(TSV)技術(shù),如圖5.5.1(c)所示,有關(guān)TSV將在下面單獨介紹。
4. 3D IC的應(yīng)用
目前3D IC已經(jīng)逐步進入實用階段,首先在部分高端電子產(chǎn)品中,例如基于TSV的微機電系統(tǒng)( MEMS)和影像傳感器(CMOS)等產(chǎn)品中得到應(yīng)用。未來可擴展至DSP.NAND Flash、DRAM、RF和通信IC等產(chǎn)品領(lǐng)域,進而延伸至繪圖芯片、多核處理器、電源供應(yīng)器和功率放大器、FPGA等芯片產(chǎn)品領(lǐng)域。同時各種邏輯組件、傳感器、模擬組件、射頻、徽處理器等堆疊構(gòu)成的多功能系統(tǒng)芯片也將成為3D IC的主要發(fā)展方向。據(jù)有關(guān)機構(gòu)預(yù)測,未來3D芯片的年均復(fù)合增長率將超過60%,在半導體市場的比重將持續(xù)上升。 QMV50ADA
1. 3D IC與摩爾定律
三維集成電路(3D IC)又稱立體集成電路,本質(zhì)上說仍然屬于傳統(tǒng)的以硅材料為主的半導體集成電路,并不是一種新型的集成電路品種,只是一種新的封裝形式。
傳統(tǒng)的集成電路封裝是在一個封裝內(nèi)放置一個晶片(裸芯片)或平面放置多個晶片(MCM),這種封裝形式稱為2D,即晶片在XY二維平面分布。而3D IC則是將多個晶片堆疊放置,如圖5.5.1所示,從而捉高了封裝效率(封裝效率≥100%),對于集成電路產(chǎn)品而言則是提高了集成度和性能。
隨著半導體工藝特征尺寸的不斷縮小,特別是進入納米尺寸范圍(小于0.1μm即100nm)后,半導體制造技術(shù)難度越來越大。傳統(tǒng)的技術(shù)越來越接近物理尺寸極限,而新的技術(shù)一時還難以接替,因而摩爾定律難以為繼的預(yù)言已經(jīng)多次提出,只是由于科技界不懈的努力使傳統(tǒng)半導體技術(shù)得以延續(xù),90nm.65nm、45nm.32nm、22nm、…實際上,不可否認的是如果近年來半導體技術(shù)不能有重大突破,摩爾定律難免壽終正寢。
正是3D IC,這個在半導體領(lǐng)域被視為技術(shù)含量不高的封裝技術(shù)上的新進展,使傳統(tǒng)半導體技術(shù)出現(xiàn)新的契機,利用封裝技術(shù)提高集成度,繼續(xù)電子信息產(chǎn)品微小型化、多功能化和智能化的進程,從而使瀕臨失效的摩爾定律暫時得以延續(xù),因而受到業(yè)界高度重視,成為電子制造領(lǐng)域的熱門技術(shù),并且對電子產(chǎn)品發(fā)展產(chǎn)生重大影響。
2. 3D lC的特點
1)縮小封裝尺寸
與同樣數(shù)量晶片的2D封裝比,3D IC最直觀的優(yōu)點就是可以大幅縮小封裝的平面尺寸,提高芯片的晶體管密度。3D封裝增加了最終封裝的高度,但在電路板的各種元器件中,IC的高度不是問題,一般電解電容、連接器都比較高(大于3~5mm),目前一個晶片厚度約0. 2mm,在3D封裝中經(jīng)過減厚可達0.Imm或更薄。
2)提高互連效率
在傳統(tǒng)的集成電路技術(shù)中,作為互連層的金屬位于2D有源電路上方,互連的基本挑戰(zhàn)是互連造成的傳輸延遲,特別隨著高速電路的應(yīng)用,延遲問題就更為突出。為了避免這種延遲,同時也為了滿足性能、頻寬和功耗的要求,采用垂直方向上將芯片盞層的新技術(shù),可以縮短互連線(見圖5.5.2),實現(xiàn)高效互連,從而提升芯片運行速度。
3)降低芯片的功耗
3D架構(gòu)使互連線縮短不僅有利于信號傳輸,而且可以降低芯片的功耗。隨著數(shù)字電路開關(guān)速度的提高,在互連線上消耗的功率相當驚人。據(jù)統(tǒng)計,在一種高工作頻率的數(shù)字集成電路中,90%以上的功率實際上是由10%的長互連線消耗的。減小互連線長度,不僅會提高電路速度,還會有效地降低電路的功耗。
4)較低的成本
與單芯片系統(tǒng)SoC相比,3D IC系統(tǒng)封裝電路的開發(fā)難度低、周期短,因而可以降低研發(fā)成本。
另一方面,對于復(fù)雜系統(tǒng)來說,在設(shè)計階段導人3D IC的概念,可以將一個完整、復(fù)雜的芯片,拆分成若干子功效芯片、在不同層實現(xiàn),既增強了芯片功能,又避免了相關(guān)的成本、設(shè)計復(fù)雜度增加等問題。
當然,3D IC也不全是優(yōu)點。其主要缺點是:如果堆疊中的一層集成電路出現(xiàn)問題,所有堆疊的裸片都將失效;此外,封裝技術(shù)難度的提高也會增加一部分成本。
3. 3D IC的實現(xiàn)
3D IC的實現(xiàn)關(guān)鍵是堆疊芯片的互連。早期的芯片間的互連采用傳統(tǒng)封裝技術(shù)中的“打線”方式,即金絲球焊的方式來完成,如圖5.5.1(a)所示,由于技術(shù)成熟,實現(xiàn)比較容易。顯然,這種互連方式對于縮小封裝尺寸不是最好的方法,同時當多個芯片堆疊時,對
金絲球焊的要求提高,因此人們不斷探索其他互連方法。圖5.5.1(b)是另一種連接方式,即在堆疊芯片之間使用焊球?qū)崿F(xiàn)連接,它相比金絲球焊的方式有利于縮小封裝尺寸,但這種方式對于3層以上堆疊,例如要實現(xiàn)第一層與第三層的連接就比較困難。目前最受推崇的連接技術(shù)是所謂硅通孔(TSV)技術(shù),如圖5.5.1(c)所示,有關(guān)TSV將在下面單獨介紹。
4. 3D IC的應(yīng)用
目前3D IC已經(jīng)逐步進入實用階段,首先在部分高端電子產(chǎn)品中,例如基于TSV的微機電系統(tǒng)( MEMS)和影像傳感器(CMOS)等產(chǎn)品中得到應(yīng)用。未來可擴展至DSP.NAND Flash、DRAM、RF和通信IC等產(chǎn)品領(lǐng)域,進而延伸至繪圖芯片、多核處理器、電源供應(yīng)器和功率放大器、FPGA等芯片產(chǎn)品領(lǐng)域。同時各種邏輯組件、傳感器、模擬組件、射頻、徽處理器等堆疊構(gòu)成的多功能系統(tǒng)芯片也將成為3D IC的主要發(fā)展方向。據(jù)有關(guān)機構(gòu)預(yù)測,未來3D芯片的年均復(fù)合增長率將超過60%,在半導體市場的比重將持續(xù)上升。 QMV50ADA
上一篇:封裝/組裝交融——微組裝簡介
上一篇:SiP技術(shù)
熱門點擊
- 變壓器的型號命名方法
- 整流二極管的選用
- BP1361用于LED射燈的典型應(yīng)用電路是什
- 小容量電容器檢測
- 三維集成電路
- AM26C31是4路差分線路驅(qū)動器嗎?
- 特種焊接
- 檢測電解電容器
- 單電壓驅(qū)動
- 集成有源濾波器
推薦技術(shù)資料
- 新品4MP圖像傳感器̴
- 高性能SoC智能傳感芯片技術(shù)設(shè)
- 分立器件&無源元件選型參數(shù)技術(shù)
- SRAM存算一體芯片發(fā)展趨勢及市場應(yīng)用
- 大功率雙向 48 V-12 V DC/D C
- 單速率(Single Rate
- 多媒體協(xié)處理器SM501在嵌入式系統(tǒng)中的應(yīng)用
- 基于IEEE802.11b的EPA溫度變送器
- QUICCEngine新引擎推動IP網(wǎng)絡(luò)革新
- SoC面世八年后的產(chǎn)業(yè)機遇
- MPC8xx系列處理器的嵌入式系統(tǒng)電源設(shè)計
- dsPIC及其在交流變頻調(diào)速中的應(yīng)用研究