TSV技術(shù)的優(yōu)勢(shì)：
    ①縮小封裝尺寸；
    ②高頻特性出色，減小傳輸延時(shí)、降低噪聲；
    ③降低芯片功耗，據(jù)稱(chēng)，TSV可將硅鍺芯片的功耗降低大約40%；
    ④熱膨脹可靠性高。

    2．TSV的主要技術(shù)環(huán)節(jié)
    1)通孔的形成
    晶片上的通孔加工是TSV技術(shù)的核心，目前通孔加工的技術(shù)主要有兩種，一種是深反應(yīng)離子刻蝕，另一種是激光打孔。
    激光技術(shù)作為一種不需掩模的工藝，避免了光刻膠涂布、光刻曝光、顯影和去膠等工藝步驟，已取得重大進(jìn)展。然而，未來(lái)當(dāng)TSV的尺寸通孔降到lOUm以下時(shí)，激光鉆孔就面臨著新的挑戰(zhàn)。
    目前這兩種技術(shù)的細(xì)節(jié)及其選擇仍然在探索中，不過(guò)一些先期進(jìn)入的廠商已經(jīng)推出相應(yīng)的加工設(shè)備。
    此外，形成通孔后還有絕緣層、阻擋層和種子層的淀積以及孔金屬化等工藝技術(shù)。圖5.5.9是6個(gè)芯片堆疊采用TSV封裝的存儲(chǔ)器示意圖。

                    
    2)晶片減薄
    如果不用于3D封裝，目前0.3～0.4mm的晶片厚度沒(méi)有問(wèn)題，但如果晶片用于3D封裝則需要減薄，以保證形成通孔的孔徑與厚度比例在合理范圍，并且最終封裝的厚度可以接受。即使不考慮層堆疊的要求，單是芯片間的通乳互連技術(shù)就要求上層芯片的厚度在20～30μm，這是現(xiàn)有等離子開(kāi)孔及金屬沉積技術(shù)比較適用的厚度。目前較為先進(jìn)的多層封裝使用的芯片厚度都在lOOlum以下。未來(lái)芯片厚
度將達(dá)到25μm甚至更小。
    晶片減薄目前采用磨削加工，要經(jīng)過(guò)粗磨、精磨和拋光等不同的加工工序。
    晶片減薄技術(shù)中需要解決磨削過(guò)程晶片始終保持平整狀態(tài)，減薄后不發(fā)生翹曲、下垂、表面損傷擴(kuò)大、晶片破裂等問(wèn)題。
    3) TSV鍵合
    完成通孔金屬化和連接端子的晶片之間的互連通常稱(chēng)為T(mén)SV鍵合技術(shù)。這種技術(shù)采用的工藝有金屬一金屬鍵合技術(shù)和高分子黏結(jié)鍵合等，而目前以金屬一金屬鍵合技術(shù)為主要方式，因?yàn)檫@種技術(shù)可以同時(shí)實(shí)現(xiàn)機(jī)械和電學(xué)的接觸界面。例如銅一銅鍵合在350～4000C溫度下施加一定壓力并保持一段時(shí)間，接著在氮?dú)馔嘶馉t中經(jīng)過(guò)一定時(shí)間退火而完成TSV鍵合�，F(xiàn)在這種TSV鍵合已經(jīng)有相應(yīng)設(shè)備問(wèn)世。
    圖5.5.10是已經(jīng)完成通孔處理并將多層芯片鍵合的TSV封裝剖面圖。

    3．TSV的技術(shù)關(guān)鍵
    3D IC技術(shù)繼續(xù)向細(xì)微化方向發(fā)展，硅通孔3D IC互連尚待解決的關(guān)鍵技術(shù)之一是通孔的刻蝕。TSV穿孔主要有兩種工藝取向——先通孔(via first)和后通孔(via last)，前者是在IC制造過(guò)程中制作通孔，后者在IC制造完成之后制作通孔。先通孑L工藝又分為兩種——前道互連型和后道互連型。前者是在所有CMOS工藝開(kāi)始之前在空白的硅晶圓上，通過(guò)深度離子蝕刻( DRIE)實(shí)現(xiàn)，由于穿孑L后必須承受后續(xù)工藝的熱沖擊（通常高于1000℃），因而多使用多晶硅作為通孔填充材料；而后道互連型則是在制造流程中在制造廠實(shí)現(xiàn)的，一般使用金屬鎢或銅作為填充材料。顯然，先通孔方法必須在設(shè)計(jì)IC布線之中預(yù)留通孔位置，在IC器件制造完成之后，在預(yù)留的空白區(qū)域進(jìn)行穿孔，一般采用激光鉆孔的方式，通過(guò)電鍍鍍銅實(shí)現(xiàn)孔金屬化，因而具

有更好的導(dǎo)電性能。這兩種方法哪個(gè)會(huì)占據(jù)主導(dǎo)地位，以及其中諸多技術(shù)細(xì)節(jié)仍然需要探索研究。
    此外，3D TSV的關(guān)鍵技術(shù)難題還包括：通孔的形成；堆疊形式（晶圓到晶圓、芯片到晶圓或芯片到芯片）；鍵合方式（直接Cu-Cu鍵合、粘接、直接熔合、焊接）；絕緣層、阻擋層和種子層的淀積；銅的填克（電鍍）、去除；再分布引線(RDL)電鍍；晶圓減薄；測(cè)量和檢測(cè)等。

    4．展望
    據(jù)國(guó)際半導(dǎo)體技術(shù)路線圖ITRS的預(yù)測(cè)，TSV技術(shù)將在垂直方向堆疊層數(shù)、硅品圓片厚度、硅穿孑L直徑、引腳間距等方面繼續(xù)向微細(xì)化方向發(fā)展。在垂直方向上堆疊層數(shù)上將由3～7層裸芯片(DIE)堆疊演進(jìn)到多達(dá)14層裸芯片的堆疊；而為使堆疊14層芯片的封裝仍能符合封裝總厚度小于1mm的要求，在硅晶圓片減薄上也將由20～50μm進(jìn)一步縮小至8μm的厚度；硅穿孔的直徑也由4.Oμm縮小至1.6μm;引腳間距由10μm縮小至3.3μm。
    此外，TSV技術(shù)的發(fā)展重點(diǎn)還包括制造工藝開(kāi)發(fā)、3D IC設(shè)計(jì)測(cè)試、多尺寸穿孔技術(shù)、靜電保護(hù)等。
    TSV技術(shù)的發(fā)展趨勢(shì)預(yù)測(cè)如圖5.5.11所示。     A1302EUA-T