組合邏輯的設(shè)計(jì)，就是根據(jù)給定的邏輯關(guān)系，求出實(shí)現(xiàn)這一邏輯關(guān)系的最簡(jiǎn)邏輯電路圖，組合電路的一般設(shè)計(jì)過程粗略地歸納為四個(gè)基本步驟，如圖8 - 23所示。QP37256P160-83UMB   

                          
    設(shè)計(jì)組合邏輯電路步驟如下：
    (1)分析要求
    首先，根據(jù)給定的設(shè)計(jì)要求（設(shè)計(jì)要求可以是一段文字說明，或者是一個(gè)具體的邏輯問題，也可能是一張功能表等），分析其邏輯關(guān)系，確定哪些是輸入變量，哪些是輸出函數(shù)，以及它們之間的相互關(guān)系。然后，用0、1表示輸入變量和輸出函數(shù)的響應(yīng)狀態(tài)，稱為狀態(tài)賦值。
    (2)列真值表
    根據(jù)上述分析和賦值情況，將輸入變量的所有取值組合和與之相對(duì)應(yīng)的輸出函數(shù)值列表，即得真值表。注意，不會(huì)出現(xiàn)或不允許出現(xiàn)的輸入變量取值組合可以不列出，如果列出，可在相應(yīng)的輸出函數(shù)處記上“×”號(hào)，化簡(jiǎn)時(shí)可作約束項(xiàng)處理。
    (3)化簡(jiǎn)
    用卡諾圖法或公式法進(jìn)行化簡(jiǎn)，得到最簡(jiǎn)邏輯函數(shù)表達(dá)式。
    (4)畫邏輯圖
    根據(jù)簡(jiǎn)化后的邏輯表達(dá)式畫出邏輯電路圖。如果對(duì)采用的門電路類型有要求，可遁當(dāng)變換表達(dá)式形式（如與非、或非、與或非表達(dá)式等），然后用對(duì)應(yīng)的門電路構(gòu)成邏輯圖。
    設(shè)計(jì)舉例：
    例8-2試設(shè)計(jì)一個(gè)3人投票表決器，即3人中有2人或3人表示同意，則表決通過；否則為不通過。
    解：首先，進(jìn)行邏輯抽象。關(guān)鍵：
    ①弄清楚哪些是輸入變量，哪些是輸出變量；
    ②弄清楚輸入變量與輸出變量間的因果關(guān)系；
．  ③對(duì)輸入、輸出變量進(jìn)行狀態(tài)賦值。
    A、B、C是否同意為輸入信號(hào)，決議是否通過為輸出信號(hào)。設(shè)輸入A(或B、C)為1表示同意，為O表示不同意；輸出y為1表示決議通過，為O表示決議不通過。
    第一步：確定輸入、輸出變量。
    設(shè)A，B，C分別代表三人表決的邏輯變量。y代表表決的結(jié)果。
    第二步：定義邏輯狀態(tài)的含義。
    設(shè)A，B，C為1表示贊成；O表示反對(duì)（反之亦然）。