時鐘源比較
發(fā)布時間:2012/2/20 20:27:17 訪問次數(shù):2462
每個外設(shè)都可以在不使用時,單獨地打開或者關(guān)閉它的時鐘來優(yōu)化系統(tǒng)功耗。該功能由外設(shè)門控時鐘( PCG)功能來實現(xiàn)。更多細節(jié)請參閱STM8S參考手冊“時鐘控制”的相關(guān)章節(jié)。AM27C512-200DI
表2.8總結(jié)了各個時鐘源的特點。STM8S提供完整的選擇來應(yīng)對不同用戶對時鐘在成本、精度和功耗方面的不同要求。
表2.8時鐘源比較
┏━━━━━━┳━━━━━━━━━┳━━━━━━━━━━━━━━━┳━━━━━┳━━━━━━┓
┃ 參 數(shù) ┃ HSE晶振 ┃ HSE外部 ┃ HSI ┃ LSI ┃
┣━━━━━━╋━━━━━━━━━╋━━━━━━━━━━━━━━━╋━━━━━╋━━━━━━┫
┃ 成本 ┃ 低~中 ┃ 免費~高 ┃ 免費 ┃ 免費 ┃
┣━━━━━━╋━━━━━━━━━╋━━━━━━━━━━━━━━━╋━━━━━╋━━━━━━┫
┃ 精度 ┃ 取決于晶體 ┃ 取決于外部時鐘 ┃ ±1% ┃ ±2. 5% ┃
┣━━━━━━╋━━━━━━━━━╋━━━━━━━━━━━━━━━╋━━━━━╋━━━━━━┫
┃ 功耗 ┃ 高 ┃ 中 ┃ 低 ┃ 非常低 ┃
┣━━━━━━╋━━━━━━━━━╋━━━━━━━━━━━━━━━╋━━━━━╋━━━━━━┫
┃ 其他信息 ┃ 諧振器或晶體 ┃ 現(xiàn)成時鐘~非常復(fù)雜時鐘系統(tǒng) ┃ ┃ ┃
┗━━━━━━┻━━━━━━━━━┻━━━━━━━━━━━━━━━┻━━━━━┻━━━━━━┛
主時鐘源( fMASTER)為內(nèi)核和外設(shè)提供時鐘,只讀寄存器CLK_CMSR包含了當前主時鐘源的選擇信息。通過設(shè)置可寫寄存器CLK_SWR可以選擇“下一個”主時鐘,在新的時鐘源生效(細節(jié)見下文)以后,寄存器CLK_SWR的內(nèi)容復(fù)制給寄CLK_CMSR。
復(fù)位以后,默認的時鐘為HSI/8,隨后用戶可以抱時鐘切換到不同時鐘源和不同頻率:
·編寫寄存器CLK_CKDIVR的HSIDIV[1:0]位來選擇16MHz內(nèi)部RC振蕩器的分頻數(shù).
·變換主時鐘為HSE或者LSI。更多時鐘切換機制的相關(guān)細節(jié),請參考STM8S參考手冊。
當使用自動切換模式時,在關(guān)閉當前時鐘源前,應(yīng)當確保內(nèi)核不再以當前時鐘運行。就是說,在標志位SWIF置“1”以后才能關(guān)閉當前的時鐘。如果用戶在硬件設(shè)置SWIF標志位為“1”之前就試圖關(guān)閉時鐘,由于MCU仍然基于當前時鐘運行,該時鐘是不會被關(guān)閉的。
這樣的時鐘切換也可以和等待模式結(jié)合使用(如HSE外晶振作為新的主時鐘源),在切換時鐘前進人等待模式,由時鐘切換執(zhí)行中斷將MCU從等待模式喚醒,這樣MCU喚醒后就可以和新的時鐘同步。
時鐘切換也可以用在常規(guī)或者中斷路徑的開頭或者結(jié)尾,以加速代碼執(zhí)行(如主時鐘是LSI,但是部分代碼需要快速執(zhí)行,可以切換到HSI來運行這些代碼)。
表2.8總結(jié)了各個時鐘源的特點。STM8S提供完整的選擇來應(yīng)對不同用戶對時鐘在成本、精度和功耗方面的不同要求。
表2.8時鐘源比較
┏━━━━━━┳━━━━━━━━━┳━━━━━━━━━━━━━━━┳━━━━━┳━━━━━━┓
┃ 參 數(shù) ┃ HSE晶振 ┃ HSE外部 ┃ HSI ┃ LSI ┃
┣━━━━━━╋━━━━━━━━━╋━━━━━━━━━━━━━━━╋━━━━━╋━━━━━━┫
┃ 成本 ┃ 低~中 ┃ 免費~高 ┃ 免費 ┃ 免費 ┃
┣━━━━━━╋━━━━━━━━━╋━━━━━━━━━━━━━━━╋━━━━━╋━━━━━━┫
┃ 精度 ┃ 取決于晶體 ┃ 取決于外部時鐘 ┃ ±1% ┃ ±2. 5% ┃
┣━━━━━━╋━━━━━━━━━╋━━━━━━━━━━━━━━━╋━━━━━╋━━━━━━┫
┃ 功耗 ┃ 高 ┃ 中 ┃ 低 ┃ 非常低 ┃
┣━━━━━━╋━━━━━━━━━╋━━━━━━━━━━━━━━━╋━━━━━╋━━━━━━┫
┃ 其他信息 ┃ 諧振器或晶體 ┃ 現(xiàn)成時鐘~非常復(fù)雜時鐘系統(tǒng) ┃ ┃ ┃
┗━━━━━━┻━━━━━━━━━┻━━━━━━━━━━━━━━━┻━━━━━┻━━━━━━┛
主時鐘源( fMASTER)為內(nèi)核和外設(shè)提供時鐘,只讀寄存器CLK_CMSR包含了當前主時鐘源的選擇信息。通過設(shè)置可寫寄存器CLK_SWR可以選擇“下一個”主時鐘,在新的時鐘源生效(細節(jié)見下文)以后,寄存器CLK_SWR的內(nèi)容復(fù)制給寄CLK_CMSR。
復(fù)位以后,默認的時鐘為HSI/8,隨后用戶可以抱時鐘切換到不同時鐘源和不同頻率:
·編寫寄存器CLK_CKDIVR的HSIDIV[1:0]位來選擇16MHz內(nèi)部RC振蕩器的分頻數(shù).
·變換主時鐘為HSE或者LSI。更多時鐘切換機制的相關(guān)細節(jié),請參考STM8S參考手冊。
當使用自動切換模式時,在關(guān)閉當前時鐘源前,應(yīng)當確保內(nèi)核不再以當前時鐘運行。就是說,在標志位SWIF置“1”以后才能關(guān)閉當前的時鐘。如果用戶在硬件設(shè)置SWIF標志位為“1”之前就試圖關(guān)閉時鐘,由于MCU仍然基于當前時鐘運行,該時鐘是不會被關(guān)閉的。
這樣的時鐘切換也可以和等待模式結(jié)合使用(如HSE外晶振作為新的主時鐘源),在切換時鐘前進人等待模式,由時鐘切換執(zhí)行中斷將MCU從等待模式喚醒,這樣MCU喚醒后就可以和新的時鐘同步。
時鐘切換也可以用在常規(guī)或者中斷路徑的開頭或者結(jié)尾,以加速代碼執(zhí)行(如主時鐘是LSI,但是部分代碼需要快速執(zhí)行,可以切換到HSI來運行這些代碼)。
每個外設(shè)都可以在不使用時,單獨地打開或者關(guān)閉它的時鐘來優(yōu)化系統(tǒng)功耗。該功能由外設(shè)門控時鐘( PCG)功能來實現(xiàn)。更多細節(jié)請參閱STM8S參考手冊“時鐘控制”的相關(guān)章節(jié)。AM27C512-200DI
表2.8總結(jié)了各個時鐘源的特點。STM8S提供完整的選擇來應(yīng)對不同用戶對時鐘在成本、精度和功耗方面的不同要求。
表2.8時鐘源比較
┏━━━━━━┳━━━━━━━━━┳━━━━━━━━━━━━━━━┳━━━━━┳━━━━━━┓
┃ 參 數(shù) ┃ HSE晶振 ┃ HSE外部 ┃ HSI ┃ LSI ┃
┣━━━━━━╋━━━━━━━━━╋━━━━━━━━━━━━━━━╋━━━━━╋━━━━━━┫
┃ 成本 ┃ 低~中 ┃ 免費~高 ┃ 免費 ┃ 免費 ┃
┣━━━━━━╋━━━━━━━━━╋━━━━━━━━━━━━━━━╋━━━━━╋━━━━━━┫
┃ 精度 ┃ 取決于晶體 ┃ 取決于外部時鐘 ┃ ±1% ┃ ±2. 5% ┃
┣━━━━━━╋━━━━━━━━━╋━━━━━━━━━━━━━━━╋━━━━━╋━━━━━━┫
┃ 功耗 ┃ 高 ┃ 中 ┃ 低 ┃ 非常低 ┃
┣━━━━━━╋━━━━━━━━━╋━━━━━━━━━━━━━━━╋━━━━━╋━━━━━━┫
┃ 其他信息 ┃ 諧振器或晶體 ┃ 現(xiàn)成時鐘~非常復(fù)雜時鐘系統(tǒng) ┃ ┃ ┃
┗━━━━━━┻━━━━━━━━━┻━━━━━━━━━━━━━━━┻━━━━━┻━━━━━━┛
主時鐘源( fMASTER)為內(nèi)核和外設(shè)提供時鐘,只讀寄存器CLK_CMSR包含了當前主時鐘源的選擇信息。通過設(shè)置可寫寄存器CLK_SWR可以選擇“下一個”主時鐘,在新的時鐘源生效(細節(jié)見下文)以后,寄存器CLK_SWR的內(nèi)容復(fù)制給寄CLK_CMSR。
復(fù)位以后,默認的時鐘為HSI/8,隨后用戶可以抱時鐘切換到不同時鐘源和不同頻率:
·編寫寄存器CLK_CKDIVR的HSIDIV[1:0]位來選擇16MHz內(nèi)部RC振蕩器的分頻數(shù).
·變換主時鐘為HSE或者LSI。更多時鐘切換機制的相關(guān)細節(jié),請參考STM8S參考手冊。
當使用自動切換模式時,在關(guān)閉當前時鐘源前,應(yīng)當確保內(nèi)核不再以當前時鐘運行。就是說,在標志位SWIF置“1”以后才能關(guān)閉當前的時鐘。如果用戶在硬件設(shè)置SWIF標志位為“1”之前就試圖關(guān)閉時鐘,由于MCU仍然基于當前時鐘運行,該時鐘是不會被關(guān)閉的。
這樣的時鐘切換也可以和等待模式結(jié)合使用(如HSE外晶振作為新的主時鐘源),在切換時鐘前進人等待模式,由時鐘切換執(zhí)行中斷將MCU從等待模式喚醒,這樣MCU喚醒后就可以和新的時鐘同步。
時鐘切換也可以用在常規(guī)或者中斷路徑的開頭或者結(jié)尾,以加速代碼執(zhí)行(如主時鐘是LSI,但是部分代碼需要快速執(zhí)行,可以切換到HSI來運行這些代碼)。
表2.8總結(jié)了各個時鐘源的特點。STM8S提供完整的選擇來應(yīng)對不同用戶對時鐘在成本、精度和功耗方面的不同要求。
表2.8時鐘源比較
┏━━━━━━┳━━━━━━━━━┳━━━━━━━━━━━━━━━┳━━━━━┳━━━━━━┓
┃ 參 數(shù) ┃ HSE晶振 ┃ HSE外部 ┃ HSI ┃ LSI ┃
┣━━━━━━╋━━━━━━━━━╋━━━━━━━━━━━━━━━╋━━━━━╋━━━━━━┫
┃ 成本 ┃ 低~中 ┃ 免費~高 ┃ 免費 ┃ 免費 ┃
┣━━━━━━╋━━━━━━━━━╋━━━━━━━━━━━━━━━╋━━━━━╋━━━━━━┫
┃ 精度 ┃ 取決于晶體 ┃ 取決于外部時鐘 ┃ ±1% ┃ ±2. 5% ┃
┣━━━━━━╋━━━━━━━━━╋━━━━━━━━━━━━━━━╋━━━━━╋━━━━━━┫
┃ 功耗 ┃ 高 ┃ 中 ┃ 低 ┃ 非常低 ┃
┣━━━━━━╋━━━━━━━━━╋━━━━━━━━━━━━━━━╋━━━━━╋━━━━━━┫
┃ 其他信息 ┃ 諧振器或晶體 ┃ 現(xiàn)成時鐘~非常復(fù)雜時鐘系統(tǒng) ┃ ┃ ┃
┗━━━━━━┻━━━━━━━━━┻━━━━━━━━━━━━━━━┻━━━━━┻━━━━━━┛
主時鐘源( fMASTER)為內(nèi)核和外設(shè)提供時鐘,只讀寄存器CLK_CMSR包含了當前主時鐘源的選擇信息。通過設(shè)置可寫寄存器CLK_SWR可以選擇“下一個”主時鐘,在新的時鐘源生效(細節(jié)見下文)以后,寄存器CLK_SWR的內(nèi)容復(fù)制給寄CLK_CMSR。
復(fù)位以后,默認的時鐘為HSI/8,隨后用戶可以抱時鐘切換到不同時鐘源和不同頻率:
·編寫寄存器CLK_CKDIVR的HSIDIV[1:0]位來選擇16MHz內(nèi)部RC振蕩器的分頻數(shù).
·變換主時鐘為HSE或者LSI。更多時鐘切換機制的相關(guān)細節(jié),請參考STM8S參考手冊。
當使用自動切換模式時,在關(guān)閉當前時鐘源前,應(yīng)當確保內(nèi)核不再以當前時鐘運行。就是說,在標志位SWIF置“1”以后才能關(guān)閉當前的時鐘。如果用戶在硬件設(shè)置SWIF標志位為“1”之前就試圖關(guān)閉時鐘,由于MCU仍然基于當前時鐘運行,該時鐘是不會被關(guān)閉的。
這樣的時鐘切換也可以和等待模式結(jié)合使用(如HSE外晶振作為新的主時鐘源),在切換時鐘前進人等待模式,由時鐘切換執(zhí)行中斷將MCU從等待模式喚醒,這樣MCU喚醒后就可以和新的時鐘同步。
時鐘切換也可以用在常規(guī)或者中斷路徑的開頭或者結(jié)尾,以加速代碼執(zhí)行(如主時鐘是LSI,但是部分代碼需要快速執(zhí)行,可以切換到HSI來運行這些代碼)。
上一篇:單面板
上一篇:時鐘設(shè)置和功耗管理
熱門點擊
- 在高頻段和低頻段放大倍數(shù)下降的原因
- 波形失真與靜態(tài)工作點的關(guān)系
- 譯碼顯示集成塊74LS248
- 一次、二次繞組電壓和電流之間的關(guān)系
- 9級單聲道集成電路LB1409
- 單調(diào)諧放大器
- 采用有源負載的差分放大器
- 恒流二極管應(yīng)用電路
- 電壓放大倍數(shù)
- 施密特觸發(fā)器的工作特點
推薦技術(shù)資料
- 自制經(jīng)典的1875功放
- 平時我也經(jīng)常逛一些音響DIY論壇,發(fā)現(xiàn)有很多人喜歡LM... [詳細]