小結(jié)
發(fā)布時(shí)間:2012/4/23 19:29:48 訪問(wèn)次數(shù):418
高性能的電子系統(tǒng)要求VLSI能長(zhǎng)期OV5642可靠的工作，使得原來(lái)意義上的“IC設(shè)計(jì)”發(fā)展成為“IC性能設(shè)計(jì)”和“IC可靠性設(shè)計(jì)”兩部分。而后一部分顯得越來(lái)越重要。IC可靠性設(shè)計(jì)的基礎(chǔ)是可靠性模型的建立和可靠性模擬技術(shù)的研究。IC的可靠性建模與模擬已成為IC設(shè)計(jì)、IC可靠性研究的新課題和重要分支。
在研究開(kāi)發(fā)集成電路可靠性模擬器方面已做了大量工作，其目的是在適當(dāng)?shù)腃PU時(shí)間內(nèi)模擬集成電路的可靠性，以使“性能設(shè)計(jì)”和“可靠性設(shè)計(jì)”能同步進(jìn)行�？煽啃阅Ｐ捅仨毢�(jiǎn)單，但又必須精確、通用，既能給出電路的主要可靠性弱點(diǎn)，又能在任何時(shí)候都能預(yù)測(cè)電路的可靠性。已引入的可靠性模型有熱載流子效應(yīng)、時(shí)間決定的介質(zhì)擊穿、電遷移、雙極晶體管退化等。為了減少模擬時(shí)間，電遷移和二氧化硅擊穿都采用統(tǒng)計(jì)模型。
理想的可靠性模擬系統(tǒng)應(yīng)包括所有的失效機(jī)理，能在大范圍內(nèi)對(duì)各種器件和電路，在設(shè)計(jì)階段就預(yù)測(cè)出其可靠性，并進(jìn)行設(shè)計(jì)和工藝的優(yōu)化。
在研究開(kāi)發(fā)集成電路可靠性模擬器方面已做了大量工作，其目的是在適當(dāng)?shù)腃PU時(shí)間內(nèi)模擬集成電路的可靠性，以使“性能設(shè)計(jì)”和“可靠性設(shè)計(jì)”能同步進(jìn)行�？煽啃阅Ｐ捅仨毢�(jiǎn)單，但又必須精確、通用，既能給出電路的主要可靠性弱點(diǎn)，又能在任何時(shí)候都能預(yù)測(cè)電路的可靠性。已引入的可靠性模型有熱載流子效應(yīng)、時(shí)間決定的介質(zhì)擊穿、電遷移、雙極晶體管退化等。為了減少模擬時(shí)間，電遷移和二氧化硅擊穿都采用統(tǒng)計(jì)模型。
理想的可靠性模擬系統(tǒng)應(yīng)包括所有的失效機(jī)理，能在大范圍內(nèi)對(duì)各種器件和電路，在設(shè)計(jì)階段就預(yù)測(cè)出其可靠性，并進(jìn)行設(shè)計(jì)和工藝的優(yōu)化。
高性能的電子系統(tǒng)要求VLSI能長(zhǎng)期OV5642可靠的工作，使得原來(lái)意義上的“IC設(shè)計(jì)”發(fā)展成為“IC性能設(shè)計(jì)”和“IC可靠性設(shè)計(jì)”兩部分。而后一部分顯得越來(lái)越重要。IC可靠性設(shè)計(jì)的基礎(chǔ)是可靠性模型的建立和可靠性模擬技術(shù)的研究。IC的可靠性建模與模擬已成為IC設(shè)計(jì)、IC可靠性研究的新課題和重要分支。
在研究開(kāi)發(fā)集成電路可靠性模擬器方面已做了大量工作，其目的是在適當(dāng)?shù)腃PU時(shí)間內(nèi)模擬集成電路的可靠性，以使“性能設(shè)計(jì)”和“可靠性設(shè)計(jì)”能同步進(jìn)行�？煽啃阅Ｐ捅仨毢�(jiǎn)單，但又必須精確、通用，既能給出電路的主要可靠性弱點(diǎn)，又能在任何時(shí)候都能預(yù)測(cè)電路的可靠性。已引入的可靠性模型有熱載流子效應(yīng)、時(shí)間決定的介質(zhì)擊穿、電遷移、雙極晶體管退化等。為了減少模擬時(shí)間，電遷移和二氧化硅擊穿都采用統(tǒng)計(jì)模型。
理想的可靠性模擬系統(tǒng)應(yīng)包括所有的失效機(jī)理，能在大范圍內(nèi)對(duì)各種器件和電路，在設(shè)計(jì)階段就預(yù)測(cè)出其可靠性，并進(jìn)行設(shè)計(jì)和工藝的優(yōu)化。
在研究開(kāi)發(fā)集成電路可靠性模擬器方面已做了大量工作，其目的是在適當(dāng)?shù)腃PU時(shí)間內(nèi)模擬集成電路的可靠性，以使“性能設(shè)計(jì)”和“可靠性設(shè)計(jì)”能同步進(jìn)行�？煽啃阅Ｐ捅仨毢�(jiǎn)單，但又必須精確、通用，既能給出電路的主要可靠性弱點(diǎn)，又能在任何時(shí)候都能預(yù)測(cè)電路的可靠性。已引入的可靠性模型有熱載流子效應(yīng)、時(shí)間決定的介質(zhì)擊穿、電遷移、雙極晶體管退化等。為了減少模擬時(shí)間，電遷移和二氧化硅擊穿都采用統(tǒng)計(jì)模型。
理想的可靠性模擬系統(tǒng)應(yīng)包括所有的失效機(jī)理，能在大范圍內(nèi)對(duì)各種器件和電路，在設(shè)計(jì)階段就預(yù)測(cè)出其可靠性，并進(jìn)行設(shè)計(jì)和工藝的優(yōu)化。
上一篇：模擬結(jié)果
上一篇：晶閘管效應(yīng)
相關(guān)技術(shù)資料- 4-23小結(jié)
熱門(mén)點(diǎn)擊
- 物理層幀結(jié)構(gòu)
- 品質(zhì)因數(shù)Q
- 脈沖信號(hào)觸發(fā)電路
- DMTS協(xié)議
- 固態(tài)繼電器的分類
- 無(wú)線傳感器網(wǎng)絡(luò)的發(fā)展現(xiàn)狀
- 無(wú)線多媒體傳感器網(wǎng)絡(luò)節(jié)點(diǎn)體系結(jié)構(gòu)組成
- 無(wú)線傳感器網(wǎng)絡(luò)網(wǎng)關(guān)主要有以下幾大類
- 電容降壓工作原理
- 因果圖分析
推薦技術(shù)資料
- 硬盤(pán)式MP3播放器終級(jí)改
- 一次偶然的機(jī)會(huì)我結(jié)識(shí)了NE0 2511,那是一個(gè)遠(yuǎn)方的... [詳細(xì)]
- 新品4MP圖像傳感器̴
- 高性能SoC智能傳感芯片技術(shù)設(shè)
- 分立器件&無(wú)源元件選型參數(shù)技術(shù)
- SRAM存算一體芯片發(fā)展趨勢(shì)及市場(chǎng)應(yīng)用
- 大功率雙向 48 V-12 V DC/D C
- 單速率(Single Rate
- 多媒體協(xié)處理器SM501在嵌入式系統(tǒng)中的應(yīng)用
- 基于IEEE802.11b的EPA溫度變送器
- QUICCEngine新引擎推動(dòng)IP網(wǎng)絡(luò)革新
- SoC面世八年后的產(chǎn)業(yè)機(jī)遇
- MPC8xx系列處理器的嵌入式系統(tǒng)電源設(shè)計(jì)
- dsPIC及其在交流變頻調(diào)速中的應(yīng)用研究
公網(wǎng)安備44030402000607
