推挽型射極跟隨器
發(fā)布時間:2012/5/10 20:14:15 訪問次數(shù):8223
圖3.7是稱為推挽射極跟隨器MIP384的電路,它是為了改善上述的缺點,將發(fā)射極負載電阻換成用PNP型晶體管的射極跟隨器的電路。
由于上側(cè)的NPN晶體管將電流“吐”出給負載(推),PNP晶體管“吸”進電流(挽),所以稱為推挽( push-pull)。
照片3.9是圖3.7電路接上lOOQ負載時的輸入輸出波形。由照片可知,盡管取出±20mA(一±2V/100Q)的電流,輸出波形仍沒有截去。但是在輸出波形的中央附近,存在正弦波上下側(cè)沒有連接上的部分,這稱為開關(guān)失真或交叉失真。
該失真的原因在于晶體管的偏置方法。圖3.7電路的兩個晶體管的基極連在一起,所以基極電位是相同的,輸入信號在OV附近時,基極一發(fā)射極間沒有電位差,故沒有基極電流的流動。這就是說,晶體管雙方都截止(沒有工作)。
即使在基極加上輸入信號,直到上側(cè)晶體管(NPN)的基極電位比發(fā)射極高0.6V都不工作。相反,下側(cè)晶體管(PNP)的基極電位直到比發(fā)射極低0.6V也不工作。
因此,圖3.7的電路如照片3.9所示,在波形的中央部分就產(chǎn)生±0.6V的盲區(qū)。
圖3.7是稱為推挽射極跟隨器MIP384的電路,它是為了改善上述的缺點,將發(fā)射極負載電阻換成用PNP型晶體管的射極跟隨器的電路。
由于上側(cè)的NPN晶體管將電流“吐”出給負載(推),PNP晶體管“吸”進電流(挽),所以稱為推挽( push-pull)。
照片3.9是圖3.7電路接上lOOQ負載時的輸入輸出波形。由照片可知,盡管取出±20mA(一±2V/100Q)的電流,輸出波形仍沒有截去。但是在輸出波形的中央附近,存在正弦波上下側(cè)沒有連接上的部分,這稱為開關(guān)失真或交叉失真。
該失真的原因在于晶體管的偏置方法。圖3.7電路的兩個晶體管的基極連在一起,所以基極電位是相同的,輸入信號在OV附近時,基極一發(fā)射極間沒有電位差,故沒有基極電流的流動。這就是說,晶體管雙方都截止(沒有工作)。
即使在基極加上輸入信號,直到上側(cè)晶體管(NPN)的基極電位比發(fā)射極高0.6V都不工作。相反,下側(cè)晶體管(PNP)的基極電位直到比發(fā)射極低0.6V也不工作。
因此,圖3.7的電路如照片3.9所示,在波形的中央部分就產(chǎn)生±0.6V的盲區(qū)。
上一篇:輸出負載加重的情況
上一篇:改進后的推挽型射極跟隨器
熱門點擊
- 推挽型射極跟隨器
- 使用PNP晶體管的射極跟隨器
- DSWare
- 產(chǎn)品的質(zhì)量保證等級
- 使用恒流負載的射極跟隨器
- 引線鍵合失效
- 聲表面波器件的特點和可靠性要求
- 頻率特性與群延遲特性
- 焊接方法
- 外殼結(jié)構(gòu)設(shè)計
推薦技術(shù)資料
- 泰克新發(fā)布的DSA830
- 泰克新發(fā)布的DSA8300在一臺儀器中同時實現(xiàn)時域和頻域分析,DS... [詳細]
- 全集成直接飛行時間(dToF)傳感器
- 2025年半導(dǎo)體市場發(fā)展趨勢未
- GW2A系列FPGA芯片應(yīng)用參數(shù)
- DDR類儲存器接口解決方案
- 2.5G bps MIPI D
- 新一代 Arora-V系列FPGA產(chǎn)品詳情
- 多媒體協(xié)處理器SM501在嵌入式系統(tǒng)中的應(yīng)用
- 基于IEEE802.11b的EPA溫度變送器
- QUICCEngine新引擎推動IP網(wǎng)絡(luò)革新
- SoC面世八年后的產(chǎn)業(yè)機遇
- MPC8xx系列處理器的嵌入式系統(tǒng)電源設(shè)計
- dsPIC及其在交流變頻調(diào)速中的應(yīng)用研究