數(shù)字信號處理與控制電路
發(fā)布時間:2012/6/14 20:26:00 訪問次數(shù):1880
數(shù)字信號處理與控制電IDT7132SA-35JI路由單片機(jī)ATrrega16、FIF(先進(jìn)先出)存儲器ID-17205、4個2輸入與非門741-000等組成。
單片機(jī)ATmega16在電路中的主要作用是:1對/VD轉(zhuǎn)換后的數(shù)字信號進(jìn)行處理,轉(zhuǎn)換成LCM能接受的數(shù)據(jù)格式,輸出給它顯示;2.產(chǎn)生ADS830E、ID172051作所需要的時鐘脈>中信號;3.通過按鍵對示波器參數(shù)進(jìn)行控制調(diào)節(jié),輸出繼電器的控制信號。
FIFO存儲器IDT7205是一個雙端口的存儲緩)中芯片,具有控制端、標(biāo)志端、擴(kuò)展端和8192×9的內(nèi)部RAM陣列,12ns的高速存取時間。內(nèi)部讀、寫指針在先進(jìn)先出酌基礎(chǔ)上可進(jìn)行數(shù)據(jù)的自動寫入和讀出。當(dāng)有數(shù)據(jù)輸入到數(shù)據(jù)輸入端口DO~D8時,可由控制端Wclk來控制數(shù)據(jù)的寫入。為了防止數(shù)據(jù)的寫溢出,可用標(biāo)志端滿FF、半滿HF來標(biāo)明數(shù)據(jù)的寫入情況,寫入時由內(nèi)部寫指針安排其寫入的位置。由于內(nèi)部RAM陣列的特殊設(shè)計,先存入的數(shù)據(jù)將被先讀出。如果需要數(shù)據(jù)外讀,則可由控制端Rclk來控制數(shù)據(jù)的讀出。RST為復(fù)位端。Wclk、Rclk、RST均由單片機(jī)ATmega16提供控制脈沖。數(shù)據(jù)輸出端口oo~C18是三態(tài)的,在讀信號時呈高阻態(tài)。輸入數(shù)據(jù)位DO—D8和輸出數(shù)據(jù)位QO~Q8均為9位,這里輸入和輸出均只使用了8位,即只使用了DO—D7和00~ Cl7。
讀到這里,有的讀者可能會問:把ADS830E輸出端口DO—D7輸出的數(shù)據(jù)直接輸AATmega16的PA端口不就行7嗎,為什么還要在中間加上一個IDT7205?這是因為ADS830E工作速度比ATmega16快得多,即ATmega16讀取數(shù)據(jù)的速度比ADS830E輸出數(shù)據(jù)的速度慢,如果直接相連ATmega16就拖了ADS830E的后腿。加上IDT7205后就起到了緩j中的作用,ADS830E轉(zhuǎn)換的結(jié)果先存在IDT7205內(nèi),等到ATmega16需要時,再從IDT7205中讀出來。
ADS830E的采樣時鐘與IDT7205的寫信號時鐘是同一個時鐘源,以確保兩者同步。時鐘脈沖信號由ATmega16使用內(nèi)部定時器產(chǎn)生,由于ATmega16外接晶體的頻率為20MHz,所以產(chǎn)生的時鐘信號最高頻率只能達(dá)到10MHz,為了使采樣率達(dá)到20MSa/s,使用了74HCOO等構(gòu)成的倍頻電路。若ATmega16 PD7端輸出的脈j中信號頻率為,則74HCOO的F4輸出的脈沖信號頻率為2f,倍頻電路的工作過程和各點脈;中信號時序關(guān)系。
K1—K5是干簧繼電器,干簧繼電器特點是吸合和釋放時噪聲很小,功耗低。因其吸合電流較小,所以可直接用ATmega16的輸出端口驅(qū)動。
數(shù)字信號處理與控制電IDT7132SA-35JI路由單片機(jī)ATrrega16、FIF(先進(jìn)先出)存儲器ID-17205、4個2輸入與非門741-000等組成。
單片機(jī)ATmega16在電路中的主要作用是:1對/VD轉(zhuǎn)換后的數(shù)字信號進(jìn)行處理,轉(zhuǎn)換成LCM能接受的數(shù)據(jù)格式,輸出給它顯示;2.產(chǎn)生ADS830E、ID172051作所需要的時鐘脈>中信號;3.通過按鍵對示波器參數(shù)進(jìn)行控制調(diào)節(jié),輸出繼電器的控制信號。
FIFO存儲器IDT7205是一個雙端口的存儲緩)中芯片,具有控制端、標(biāo)志端、擴(kuò)展端和8192×9的內(nèi)部RAM陣列,12ns的高速存取時間。內(nèi)部讀、寫指針在先進(jìn)先出酌基礎(chǔ)上可進(jìn)行數(shù)據(jù)的自動寫入和讀出。當(dāng)有數(shù)據(jù)輸入到數(shù)據(jù)輸入端口DO~D8時,可由控制端Wclk來控制數(shù)據(jù)的寫入。為了防止數(shù)據(jù)的寫溢出,可用標(biāo)志端滿FF、半滿HF來標(biāo)明數(shù)據(jù)的寫入情況,寫入時由內(nèi)部寫指針安排其寫入的位置。由于內(nèi)部RAM陣列的特殊設(shè)計,先存入的數(shù)據(jù)將被先讀出。如果需要數(shù)據(jù)外讀,則可由控制端Rclk來控制數(shù)據(jù)的讀出。RST為復(fù)位端。Wclk、Rclk、RST均由單片機(jī)ATmega16提供控制脈沖。數(shù)據(jù)輸出端口oo~C18是三態(tài)的,在讀信號時呈高阻態(tài)。輸入數(shù)據(jù)位DO—D8和輸出數(shù)據(jù)位QO~Q8均為9位,這里輸入和輸出均只使用了8位,即只使用了DO—D7和00~ Cl7。
讀到這里,有的讀者可能會問:把ADS830E輸出端口DO—D7輸出的數(shù)據(jù)直接輸AATmega16的PA端口不就行7嗎,為什么還要在中間加上一個IDT7205?這是因為ADS830E工作速度比ATmega16快得多,即ATmega16讀取數(shù)據(jù)的速度比ADS830E輸出數(shù)據(jù)的速度慢,如果直接相連ATmega16就拖了ADS830E的后腿。加上IDT7205后就起到了緩j中的作用,ADS830E轉(zhuǎn)換的結(jié)果先存在IDT7205內(nèi),等到ATmega16需要時,再從IDT7205中讀出來。
ADS830E的采樣時鐘與IDT7205的寫信號時鐘是同一個時鐘源,以確保兩者同步。時鐘脈沖信號由ATmega16使用內(nèi)部定時器產(chǎn)生,由于ATmega16外接晶體的頻率為20MHz,所以產(chǎn)生的時鐘信號最高頻率只能達(dá)到10MHz,為了使采樣率達(dá)到20MSa/s,使用了74HCOO等構(gòu)成的倍頻電路。若ATmega16 PD7端輸出的脈j中信號頻率為,則74HCOO的F4輸出的脈沖信號頻率為2f,倍頻電路的工作過程和各點脈;中信號時序關(guān)系。
K1—K5是干簧繼電器,干簧繼電器特點是吸合和釋放時噪聲很小,功耗低。因其吸合電流較小,所以可直接用ATmega16的輸出端口驅(qū)動。
上一篇:A/D轉(zhuǎn)換電路
上一篇:顯示電路
熱門點擊
推薦技術(shù)資料
- 全集成直接飛行時間(dToF)傳感器
- 2025年半導(dǎo)體市場發(fā)展趨勢未
- GW2A系列FPGA芯片應(yīng)用參數(shù)
- DDR類儲存器接口解決方案
- 2.5G bps MIPI D
- 新一代 Arora-V系列FPGA產(chǎn)品詳情
- 多媒體協(xié)處理器SM501在嵌入式系統(tǒng)中的應(yīng)用
- 基于IEEE802.11b的EPA溫度變送器
- QUICCEngine新引擎推動IP網(wǎng)絡(luò)革新
- SoC面世八年后的產(chǎn)業(yè)機(jī)遇
- MPC8xx系列處理器的嵌入式系統(tǒng)電源設(shè)計
- dsPIC及其在交流變頻調(diào)速中的應(yīng)用研究