加減法運(yùn)算電路的測試與分析
發(fā)布時間:2012/7/11 19:58:35 訪問次數(shù):1533
一、測試任務(wù)BC847CMTF
(1)反相加法運(yùn)算電路的測試。
(2)減法運(yùn)算電路的測試。
二、任務(wù)要求
測試前要看清運(yùn)放組件各管腳的位置,切忌正、負(fù)電源極性接反和輸出端短路,否則將會損壞集成塊;按測試步驟完成所有測試內(nèi)容,并撰寫測試報告。
三、測試器材
(1)測試設(shè)備:示波器、萬用表、信號發(fā)生器、直流穩(wěn)壓電源、模擬電路實(shí)驗(yàn)箱(或面包板)。
(2)器件:運(yùn)放ptA741×1、電阻若干。
四、任務(wù)實(shí)施步驟
1.反相加法運(yùn)算電路的測試
(1)按圖3-25連接電路。進(jìn)行調(diào)零和消振。
(2)輸入信號采用直流信號,在Ri和R2端同時加上電壓為0.3V的信號,并逐漸增大所加的電壓,用直流電壓表測出輸入不同的信號電壓時(測試時要注意選擇合適的直流信號幅度以確保集成運(yùn)放工作在線性區(qū))輸入電壓UiL、U12及輸出電壓UO,記人表3-11。
一、測試任務(wù)BC847CMTF
(1)反相加法運(yùn)算電路的測試。
(2)減法運(yùn)算電路的測試。
二、任務(wù)要求
測試前要看清運(yùn)放組件各管腳的位置,切忌正、負(fù)電源極性接反和輸出端短路,否則將會損壞集成塊;按測試步驟完成所有測試內(nèi)容,并撰寫測試報告。
三、測試器材
(1)測試設(shè)備:示波器、萬用表、信號發(fā)生器、直流穩(wěn)壓電源、模擬電路實(shí)驗(yàn)箱(或面包板)。
(2)器件:運(yùn)放ptA741×1、電阻若干。
四、任務(wù)實(shí)施步驟
1.反相加法運(yùn)算電路的測試
(1)按圖3-25連接電路。進(jìn)行調(diào)零和消振。
(2)輸入信號采用直流信號,在Ri和R2端同時加上電壓為0.3V的信號,并逐漸增大所加的電壓,用直流電壓表測出輸入不同的信號電壓時(測試時要注意選擇合適的直流信號幅度以確保集成運(yùn)放工作在線性區(qū))輸入電壓UiL、U12及輸出電壓UO,記人表3-11。
上一篇:減法運(yùn)算電路的測試
熱門點(diǎn)擊
- 低音炮功放板的附屬電路原理圖
- 高頻信號發(fā)生器
- 6A3功放電路圖
- 集成運(yùn)放驅(qū)動的復(fù)合管互補(bǔ)對稱功率放大電路
- 運(yùn)放與理想運(yùn)放
- 三端可調(diào)式集成穩(wěn)壓器
- 實(shí)物運(yùn)行和Proteus仿真
- 運(yùn)放的單電源應(yīng)用
- 串聯(lián)反饋式穩(wěn)壓電路的測試與分析
- 帶通、帶阻濾波器的測試與分析
推薦技術(shù)資料
- 全集成直接飛行時間(dToF)傳感器
- 2025年半導(dǎo)體市場發(fā)展趨勢未
- GW2A系列FPGA芯片應(yīng)用參數(shù)
- DDR類儲存器接口解決方案
- 2.5G bps MIPI D
- 新一代 Arora-V系列FPGA產(chǎn)品詳情
- 多媒體協(xié)處理器SM501在嵌入式系統(tǒng)中的應(yīng)用
- 基于IEEE802.11b的EPA溫度變送器
- QUICCEngine新引擎推動IP網(wǎng)絡(luò)革新
- SoC面世八年后的產(chǎn)業(yè)機(jī)遇
- MPC8xx系列處理器的嵌入式系統(tǒng)電源設(shè)計(jì)
- dsPIC及其在交流變頻調(diào)速中的應(yīng)用研究