電壓凈空
發(fā)布時間:2013/7/28 16:44:18 訪問次數(shù):2152
電池電源以及目前的工藝技術(shù)都意味著使用低電壓工作模式。當(dāng)前最流行的可再充電電池技術(shù)主要是鋰離子電池、鎳鎘電池及鎳金屬氫電池。完全放電后,NJM4556AM鋰離子電池電壓為2.7V,完全充電后則為4.2V。鎳鎘電池和鎳金屬氫電池的電壓范圍則為0. 9~1.7V。微燃料電池的電壓則更低,為0.4~0.7V。這些電池提供的電壓比較低,而且具變化而非恒定的特性,會影響電壓凈空和動態(tài)范圍,從而對穩(wěn)壓器提出了很高的要求。
低壓工作模式也是當(dāng)前工藝水平發(fā)展的結(jié)果。更高的器件密度促使我們提高光刻分辨率,制造出擊穿電壓更低的納米量級的半導(dǎo)體結(jié)。舉個例子,一個典型的0.18llm的CMOS工藝所能夠承受的電壓不能夠超過1.8V。另外,出于經(jīng)濟上的考慮,我們需要盡可能降低工藝的復(fù)雜性,也就是減少掩膜的數(shù)量,這同時也會減少器件的數(shù)量。通常標(biāo)準(zhǔn)CMOS以及標(biāo)準(zhǔn)BiCMOS工藝(不增加額外類型器件)是需求最大的,但是這同時也減少了設(shè)計的靈活性。
低電壓環(huán)境會對模擬集成電路的設(shè)計構(gòu)成限制。很鄉(xiāng)的傳統(tǒng)設(shè)計方式在低電壓環(huán)境下不再可行,從而限制了設(shè)計的靈活性,有些時候也限制了系統(tǒng)性能。級聯(lián)式設(shè)備,如發(fā)射極和源極跟隨器、達林頓雙極晶體管,對提高增益、帶寬和驅(qū)動能力都有幫助,然而它們卻需要額外的電壓凈空,而電壓凈空在電池供電系統(tǒng)中是十分寶貴的資源。低電壓同時意味著更高的精度,驅(qū)動著電路性能向它的極限逼近。例如,一個1%精度為1.8V的穩(wěn)壓器在- 40~125℃的溫度范圍內(nèi),在包括工藝偏差、噪聲、電壓偏差以及負載調(diào)整率和線性調(diào)整率情況之下的總偏差要低于18mV,其中,線性調(diào)整率和負載調(diào)整率有5~12mV的變化。外,在低電壓下,動態(tài)范圍會變差,這使得精度要達到高于1%的程度。從而集成電路更加昂貴,設(shè)計也更加復(fù)雜,同時也激勵著設(shè)計者要更能隨機應(yīng)變、更加具有創(chuàng)新性。
低壓工作模式也是當(dāng)前工藝水平發(fā)展的結(jié)果。更高的器件密度促使我們提高光刻分辨率,制造出擊穿電壓更低的納米量級的半導(dǎo)體結(jié)。舉個例子,一個典型的0.18llm的CMOS工藝所能夠承受的電壓不能夠超過1.8V。另外,出于經(jīng)濟上的考慮,我們需要盡可能降低工藝的復(fù)雜性,也就是減少掩膜的數(shù)量,這同時也會減少器件的數(shù)量。通常標(biāo)準(zhǔn)CMOS以及標(biāo)準(zhǔn)BiCMOS工藝(不增加額外類型器件)是需求最大的,但是這同時也減少了設(shè)計的靈活性。
低電壓環(huán)境會對模擬集成電路的設(shè)計構(gòu)成限制。很鄉(xiāng)的傳統(tǒng)設(shè)計方式在低電壓環(huán)境下不再可行,從而限制了設(shè)計的靈活性,有些時候也限制了系統(tǒng)性能。級聯(lián)式設(shè)備,如發(fā)射極和源極跟隨器、達林頓雙極晶體管,對提高增益、帶寬和驅(qū)動能力都有幫助,然而它們卻需要額外的電壓凈空,而電壓凈空在電池供電系統(tǒng)中是十分寶貴的資源。低電壓同時意味著更高的精度,驅(qū)動著電路性能向它的極限逼近。例如,一個1%精度為1.8V的穩(wěn)壓器在- 40~125℃的溫度范圍內(nèi),在包括工藝偏差、噪聲、電壓偏差以及負載調(diào)整率和線性調(diào)整率情況之下的總偏差要低于18mV,其中,線性調(diào)整率和負載調(diào)整率有5~12mV的變化。外,在低電壓下,動態(tài)范圍會變差,這使得精度要達到高于1%的程度。從而集成電路更加昂貴,設(shè)計也更加復(fù)雜,同時也激勵著設(shè)計者要更能隨機應(yīng)變、更加具有創(chuàng)新性。
電池電源以及目前的工藝技術(shù)都意味著使用低電壓工作模式。當(dāng)前最流行的可再充電電池技術(shù)主要是鋰離子電池、鎳鎘電池及鎳金屬氫電池。完全放電后,NJM4556AM鋰離子電池電壓為2.7V,完全充電后則為4.2V。鎳鎘電池和鎳金屬氫電池的電壓范圍則為0. 9~1.7V。微燃料電池的電壓則更低,為0.4~0.7V。這些電池提供的電壓比較低,而且具變化而非恒定的特性,會影響電壓凈空和動態(tài)范圍,從而對穩(wěn)壓器提出了很高的要求。
低壓工作模式也是當(dāng)前工藝水平發(fā)展的結(jié)果。更高的器件密度促使我們提高光刻分辨率,制造出擊穿電壓更低的納米量級的半導(dǎo)體結(jié)。舉個例子,一個典型的0.18llm的CMOS工藝所能夠承受的電壓不能夠超過1.8V。另外,出于經(jīng)濟上的考慮,我們需要盡可能降低工藝的復(fù)雜性,也就是減少掩膜的數(shù)量,這同時也會減少器件的數(shù)量。通常標(biāo)準(zhǔn)CMOS以及標(biāo)準(zhǔn)BiCMOS工藝(不增加額外類型器件)是需求最大的,但是這同時也減少了設(shè)計的靈活性。
低電壓環(huán)境會對模擬集成電路的設(shè)計構(gòu)成限制。很鄉(xiāng)的傳統(tǒng)設(shè)計方式在低電壓環(huán)境下不再可行,從而限制了設(shè)計的靈活性,有些時候也限制了系統(tǒng)性能。級聯(lián)式設(shè)備,如發(fā)射極和源極跟隨器、達林頓雙極晶體管,對提高增益、帶寬和驅(qū)動能力都有幫助,然而它們卻需要額外的電壓凈空,而電壓凈空在電池供電系統(tǒng)中是十分寶貴的資源。低電壓同時意味著更高的精度,驅(qū)動著電路性能向它的極限逼近。例如,一個1%精度為1.8V的穩(wěn)壓器在- 40~125℃的溫度范圍內(nèi),在包括工藝偏差、噪聲、電壓偏差以及負載調(diào)整率和線性調(diào)整率情況之下的總偏差要低于18mV,其中,線性調(diào)整率和負載調(diào)整率有5~12mV的變化。外,在低電壓下,動態(tài)范圍會變差,這使得精度要達到高于1%的程度。從而集成電路更加昂貴,設(shè)計也更加復(fù)雜,同時也激勵著設(shè)計者要更能隨機應(yīng)變、更加具有創(chuàng)新性。
低壓工作模式也是當(dāng)前工藝水平發(fā)展的結(jié)果。更高的器件密度促使我們提高光刻分辨率,制造出擊穿電壓更低的納米量級的半導(dǎo)體結(jié)。舉個例子,一個典型的0.18llm的CMOS工藝所能夠承受的電壓不能夠超過1.8V。另外,出于經(jīng)濟上的考慮,我們需要盡可能降低工藝的復(fù)雜性,也就是減少掩膜的數(shù)量,這同時也會減少器件的數(shù)量。通常標(biāo)準(zhǔn)CMOS以及標(biāo)準(zhǔn)BiCMOS工藝(不增加額外類型器件)是需求最大的,但是這同時也減少了設(shè)計的靈活性。
低電壓環(huán)境會對模擬集成電路的設(shè)計構(gòu)成限制。很鄉(xiāng)的傳統(tǒng)設(shè)計方式在低電壓環(huán)境下不再可行,從而限制了設(shè)計的靈活性,有些時候也限制了系統(tǒng)性能。級聯(lián)式設(shè)備,如發(fā)射極和源極跟隨器、達林頓雙極晶體管,對提高增益、帶寬和驅(qū)動能力都有幫助,然而它們卻需要額外的電壓凈空,而電壓凈空在電池供電系統(tǒng)中是十分寶貴的資源。低電壓同時意味著更高的精度,驅(qū)動著電路性能向它的極限逼近。例如,一個1%精度為1.8V的穩(wěn)壓器在- 40~125℃的溫度范圍內(nèi),在包括工藝偏差、噪聲、電壓偏差以及負載調(diào)整率和線性調(diào)整率情況之下的總偏差要低于18mV,其中,線性調(diào)整率和負載調(diào)整率有5~12mV的變化。外,在低電壓下,動態(tài)范圍會變差,這使得精度要達到高于1%的程度。從而集成電路更加昂貴,設(shè)計也更加復(fù)雜,同時也激勵著設(shè)計者要更能隨機應(yīng)變、更加具有創(chuàng)新性。
上一篇:早期的電池
熱門點擊
推薦技術(shù)資料
- 單片機版光立方的制作
- N視頻: http://v.youku.comN_sh... [詳細]
- 全集成直接飛行時間(dToF)傳感器
- 2025年半導(dǎo)體市場發(fā)展趨勢未
- GW2A系列FPGA芯片應(yīng)用參數(shù)
- DDR類儲存器接口解決方案
- 2.5G bps MIPI D
- 新一代 Arora-V系列FPGA產(chǎn)品詳情
- 多媒體協(xié)處理器SM501在嵌入式系統(tǒng)中的應(yīng)用
- 基于IEEE802.11b的EPA溫度變送器
- QUICCEngine新引擎推動IP網(wǎng)絡(luò)革新
- SoC面世八年后的產(chǎn)業(yè)機遇
- MPC8xx系列處理器的嵌入式系統(tǒng)電源設(shè)計
- dsPIC及其在交流變頻調(diào)速中的應(yīng)用研究